买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉重庆邮电大学;电子科技大学重庆微电子产业技术研究院申请的专利一种基于资源复用的卷积神经网络FPGA加速器实现方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116542295B 。

龙图腾网通过国家知识产权局官网在2025-05-27发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310414320.0，技术领域涉及：G06N3/0464；该发明授权一种基于资源复用的卷积神经网络FPGA加速器实现方法是由彭析竹;王世界;陈磊设计研发完成，并于2023-04-18向国家知识产权局提交的专利申请。

本一种基于资源复用的卷积神经网络FPGA加速器实现方法在说明书摘要公布了：本发明涉及一种基于资源复用的卷积神经网络FPGA加速器实现方法，本发明用于解决在FPGA计算资源有限的情况下，不能完成大规模神经网络的加速器设计问题，在兼顾数据处理速度的同时，大量减少了计算资源的占用，首先对二维数据输入数据进行一维存储，并将其存放进FPGA片上存储器，其次，根据卷积层通道数和参数量将卷积层划分为两类，分别进行了组合型并行设计和全并行设计，在保证数据处理速度的同时，减少计算资源的占用；针对组合型并行设计的卷积层，设计了中间数据存储；对激活函数和池化层进行了设计，对全连接层进行了复用设计，减少了额外的时钟产生，在占用少量的资源的情况下，加速了网络的计算速度。

本发明授权一种基于资源复用的卷积神经网络FPGA加速器实现方法在权利要求书中公布了：1.一种基于资源复用的卷积神经网络FPGA加速器实现方法，其特征在于，包括：将原始输入数据按通道划分为多个二维数据，并将每个二维数据按行展开为一维数据存储在FPGA片上存储器；将输入通道大于X或参数量大于Y的卷积层作为组合型并行卷积层，并采用输入通道间并行、卷积核内并行和通道内卷积核间并行的方式对输入数据进行卷积；完成卷积运算后通过M个寄存器移位操作完成所有通道的数据存储；将输入通道小于X或总参数量小于Y的卷积层作为全并行卷积层，并采取全并行的方式对输入数据进行卷积；将全连接层每个输出神经元对应的权重参数存储在FPGA片上存储器，全连接层的偏置参数以固定值的形式存储在FPGA片上，通过资源复用方法对输入数据进行全连接操作；将组合型并行卷积层每个通道的权重参数设计为相同的数据位宽，按通道依次将卷积核内的权重参数存储在FPGA片上存储器，存储深度为M，M表示卷积层的通道数；将全并行卷积层的权重参数和偏置参数以固定值的形式存储在FPGA片上；通过组合逻辑判断最高位的方式设计Relu激活函数对输入的数据进行逻辑判断，当输入的数据最高位为0时，则对应的输出数据不变；当输入的数据最高位为1时，则对应的输出数据清零；通过直接比较的方式设计最大池化层，池化层将每个通道内的输入数据直接进行比较得到输出数据。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人重庆邮电大学;电子科技大学重庆微电子产业技术研究院，其通讯地址为：400065 重庆市南岸区南山街道崇文路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。