恭喜中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司纪世良获国家专利权
买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
龙图腾网恭喜中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司申请的专利半导体结构的形成方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN114512445B 。
龙图腾网通过国家知识产权局官网在2025-06-20发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202011278814.3,技术领域涉及:H10D84/03;该发明授权半导体结构的形成方法是由纪世良;郑二虎设计研发完成,并于2020-11-16向国家知识产权局提交的专利申请。
本半导体结构的形成方法在说明书摘要公布了:一种半导体结构的形成方法,形成方法包括:所述基底包括分立的器件区,所述器件区包括相间隔的第一区域和第二区域,在所述第一区域和第二区域的所述堆叠材料层上形成掩膜层的步骤中,各个所述掩膜层的均一性较高,在所述第一区域的掩膜层和第二区域的掩膜层之间形成的牺牲掩膜层的均一性较高,因为所述牺牲掩膜层的耐刻蚀度小于所述掩膜层的耐刻蚀度,以所述掩膜层和牺牲掩膜层为掩膜刻蚀所述堆叠材料层,形成器件开口的步骤中,多个所述牺牲掩膜层的被去除速率的均一性较好,且易同时去除被去除,有利于使得器件开口的均一性较高,从而在所述器件开口中形成的介电墙的均一性较高,有利于提高半导体结构的电学性能和电学性能的均一性。
本发明授权半导体结构的形成方法在权利要求书中公布了:1.一种半导体结构的形成方法,其特征在于,包括: 提供基底,所述基底包括分立的器件区,所述器件区包括相间隔的第一区域和第二区域,所述基底包括初始衬底以及位于所述初始衬底上的多个堆叠材料层,所述堆叠材料层包括交替叠布的牺牲材料层和沟道材料层,且所述堆叠材料层最底部为牺牲材料层; 在所述第一区域和第二区域的所述堆叠材料层上形成分立的掩膜层; 所述器件区中,在所述第一区域的掩膜层和第二区域的掩膜层之间形成牺牲掩膜层,所述牺牲掩膜层的耐刻蚀度小于所述掩膜层的耐刻蚀度; 以所述掩膜层和牺牲掩膜层为掩膜刻蚀所述堆叠材料层和部分厚度的所述初始衬底,在所述第一区域和第二区域之间形成器件开口,形成所述器件开口的步骤包括:去除所述牺牲掩膜层;以所述沟道材料层的顶部为刻蚀停止位置,以掩膜层为掩膜刻蚀所述牺牲材料层;以所述牺牲材料层的顶部为刻蚀停止位置,以掩膜层为掩膜刻蚀所述沟道材料层; 在所述器件开口中形成介电墙。
如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,其通讯地址为:201203 上海市浦东新区中国(上海)自由贸易试验区张江路18号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。