买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉安徽大学申请的专利一种基于UVM的可重用的寄存器性能交互验证系统及其应用获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116340150B 。

龙图腾网通过国家知识产权局官网在2025-06-27发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310181903.3，技术领域涉及：G06F11/3668；该发明授权一种基于UVM的可重用的寄存器性能交互验证系统及其应用是由蔺智挺;陈琳;吴秀龙;彭春雨;赵强;戴成虎;卢文娟;周永亮;李鑫;郝礼才;刘玉设计研发完成，并于2023-02-24向国家知识产权局提交的专利申请。

本一种基于UVM的可重用的寄存器性能交互验证系统及其应用在说明书摘要公布了：本发明设计集成电路设计领域，具体涉及一种基于UVM的可重用的寄存器性能交互验证系统及其应用。该验证系统应用于一个包含主机和从机的验证设备中。验证系统采用systemverilog语言编写，并基于UVM库创建，运行于验证设备的主机中。从机与主机采用接口通信连接；从机为使用verilog或者systemverilog语言编写的RTL设计方案。本发明提供的寄存器性能交互验证系统包括：配置模块、测试用例模块、激励序列库模块、验证层，以及事务级建模通信单元。该验证系统不用更改内部代码，只需要对主、从机之间的通信内容进行配置即可用于其它项目验证。因此，本发明可以解决现有芯片设计过程中，验证系统和工具在不同项目间无法重用导致的项目的仿真和验证成本较高的问题。

本发明授权一种基于UVM的可重用的寄存器性能交互验证系统及其应用在权利要求书中公布了：1.一种基于UVM的可重用的寄存器性能交互验证系统，其特征在于：其应用于一个包含主机和从机的验证设备中；所述基于UVM的可重用的寄存器性能交互验证系统采用systemverilog语言编写，并基于UVM库创建，运行于验证设备的主机中；所述从机与主机采用接口通信连接；所述从机为使用verilog或者systemverilog语言编写的RTL设计方案；所述基于UVM的可重用的寄存器性能交互验证系统包括： 配置模块，其用于根据当前连接的从机以及对应验证任务创建相应的配置文件，进而在配置文件中对信息库文件、定义库文件进行声明；所述配置模块还用于例化主机和从机之间的虚拟接口； 测试用例模块，其用于建立主机与从机在验证阶段所需的各个测试用例，测试用例用于实例化验证阶段所需的各项指令； 激励序列库模块，其内包含根据各个测试用例生成的大量激励序列，每个激励序列又包含了主机从机之间通信所要传输的所有信息；所述激励序列库模块利用一系列的激励序列构成验证不同寄存器功能所需的序列库； 验证层，其内包含用于执行验证任务的所有功能模块，包括代理器、寄存器模型、自对比较器和先入先入队列；其中，代理器中包含序列发生器、驱动器、监测器；所述序列发生器负责数据传输，进而将激励序列库模块中的序列信息按照从机的需求按顺序依次发送至驱动器；所述驱动器定义不同命令下的函数，把序列信息驱动到主机与从机的接口上，进而通过虚拟接口在代理器和从机间实现信号的双向传输；监测器与主机和从机间的接口相连，并采集接口间信号线上信息，对驱动器在验证阶段发出的信号的功能和时序进行校验；所述寄存器模型用于模拟待测设计中的实际寄存器；进而根据从机在验证阶段反馈到主机的信号，在主机中实现对待测寄存器全功能验证过程的虚拟操作；驱动器还通过所述先入先出队列与自动比较器连接，以实现驱动器在向从机发送信号的同时可以按顺序将待验证的发送信息同时发送给自动比较器；所述自动比较器还接收来自寄存器模块的反馈信息，并将接收到的发送信号和反馈信息进行对比，若二者相同则验证正确，否则验证错误；以及 事务级建模通信单元，其用于在验证层中实例化的代理器与驱动器内部、代理器与先入先出队列之间，以及先入先出队列与自动比较器之间实现通信连接；保障驱动器与自动比较器间的信息通信。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人安徽大学，其通讯地址为：230601 安徽省合肥市经济技术开发区九龙路111号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。