买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉华中科技大学申请的专利一种基于忆阻器的近似加法电路的控制方法及近似加法运算装置获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119883184B 。

龙图腾网通过国家知识产权局官网在2025-07-11发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510361329.9，技术领域涉及：G06F7/50；该发明授权一种基于忆阻器的近似加法电路的控制方法及近似加法运算装置是由王兴晟;甘周超;程放;缪向水设计研发完成，并于2025-03-26向国家知识产权局提交的专利申请。

本一种基于忆阻器的近似加法电路的控制方法及近似加法运算装置在说明书摘要公布了：本发明公开了一种基于忆阻器的近似加法电路的控制方法及近似加法运算装置，属于微电子逻辑运算技术领域；利用忆阻器的存算一体特性，通过将进位ci+1设置为ai、bi和ci三个输入值之一，并通过对近似加法电路各端口同步施加电压，实现进位取反后的多数门逻辑运算，从而并行地得到了各位加和结果s1,s2,...,sn；通过上述近似加法设计，本发明无需等待上一位的进位计算，高效地实现了并行多位加法运算，计算速度较快；且本发明所需的器件数量和操作步骤均较少，能够在采用较少的器件和操作步骤的条件下，以较快的计算速度实现近似加法运算，减少了硬件资源消耗，尤其在处理大数据流和高速运算时表现出显著的性能提升。

本发明授权一种基于忆阻器的近似加法电路的控制方法及近似加法运算装置在权利要求书中公布了：1.一种基于忆阻器的近似加法电路的控制方法，其特征在于，用于实现n-bit数a=an......a2a1与b=bn......b2b1的近似相加；所述近似加法电路包括：忆阻器阵列和n个相同的电阻R1,R2,...,Rn；所述忆阻器阵列包括呈n行3列排布的多个相同的忆阻器，第j列忆阻器的正极均连接在位线BLj上，第i行忆阻器的负极均连接在字线WLi上；字线WLi一端悬空，另一端与Ri的一端相连，Ri的另一端作为T4i端口；第i行忆阻器的负极与字线WLi的连接点均位于字线WLi的悬空端和Ri之间；n≥1；j=1,2,3；i=1,2,...,n；电阻的阻值均与忆阻器的低阻态阻值相同；所述控制方法包括： 初始化忆阻器阵列：将输出列上的各忆阻器均设置为高阻态，在两个输入列中的第i行忆阻器中对应写入第一输入数和第二输入数中的第i个bit数； 分别在T1端口和T2端口接入幅值为0的电压，在T3端口接入固定电压Vcond，在T41,T42,...,T4n端口一一对应地接入电压V1,V2,...,Vn；读取输出列中各忆阻器阻态所对应的逻辑值s1,s2,...,sn；将sn......s2s1和cn+1分别作为a与b的近似相加结果和进位； 其中，两个输入列为从忆阻器阵列中任意选择的两列；输出列为忆阻器阵列中未被选择的一列；T1端口和T2端口分别为两个输入列所在位线的端口，T3端口为输出列所在位线的端口；第一输入数和第二输入数为从a、b、c中任意选取的两个数；第三输入数为a、b、c中未被选取的数；c=cn......c2c1；当第三输入数为a时，ci+1=ai；当第三输入数为b时，ci+1=bi；当第三输入数为c时，ci+1=ci，c1为预设初始进位；若第三输入数中的第i个bit数为0，则Vi=Vp，否则，Vi=2Vp；2Vp3Vcond-VsetVp，max{Vp,Vp+Vcond3,2Vp+Vcond4}|Vreset|；Vset为忆阻器由高阻态转变为低阻态的阈值；Vreset为忆阻器由低阻态转变为高阻态的阈值。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人华中科技大学，其通讯地址为：430074 湖北省武汉市洪山区珞喻路1037号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。