买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉电子科技大学申请的专利一种基于FPGA的超宽带测井雷达接收前端获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116146181B 。

龙图腾网通过国家知识产权局官网在2025-08-01发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310191104.4，技术领域涉及：E21B47/00；该发明授权一种基于FPGA的超宽带测井雷达接收前端是由严梓僖;崔海娟;李杨;杨宏春设计研发完成，并于2023-03-02向国家知识产权局提交的专利申请。

本一种基于FPGA的超宽带测井雷达接收前端在说明书摘要公布了：本发明属于超宽带雷达领域，涉及雷达接收前端，具体提供一种基于FPGA的超宽带测井雷达接收前端，包括模拟前端电路、延时电路、FPGA控制电路三个部分；本发明采样方式结合顺序等效采样技术与时间交错技术用四路通道进行信号采样，并对数据进行坏点剔除及均值化处理；利用FPGA产生同步时序信号，并采用粗延时器与细延时器相结合的方式进一步精确延时信号的产生；用以太网实现上位机与FPGA间的信息交互，并设置时间窗长度动态可调功能。本发明提高了采样信号的完整性与准确性，缩短了采样周期，使得接收前端在相同时间内能够采集更多数据，可应用于多种井下环境及不同探测距离，是一种具有高准确度强适用性的超宽带测井雷达接收前端。

本发明授权一种基于FPGA的超宽带测井雷达接收前端在权利要求书中公布了：1.一种基于FPGA的超宽带测井雷达接收前端，包括:模拟前端电路、延时电路及FPGA控制电路；其特征在于： 所述模拟前端电路由四组模拟前端子电路构成，每组模拟前端子电路采用相同结构，包括：限幅器、滤波器、增幅器与模数转换器ADC；超宽带雷达接收天线通过同轴线与SMA接口分别连接四组模拟前端子电路，接收天线接收的回波信号依次经过限幅器、滤波器、增幅器后传输至模数转换器； 所述延时电路由四组延时器构成，每组延时器采用相同结构，延时器与模拟前端子电路一一对应连接，延时器分别输出延时信号控制模数转换器ADC完成数据点采集；其中，第一至第四组延时器产生四路延时信号依次间隔Δt、Δt为相邻采样点的时间间隔；每组延时器由粗延时芯片与细延时芯片组成，共同产生顺序采样脉冲延时信号；所述细延时芯片的时间步进为4Δt，所述粗延时芯片的时间步进为细延时芯片的最大量程，FPGA计数器步进为粗延时芯片的最大量程，当细延时芯片到达最大量程时更新粗延时芯片延时量，细延时芯片延时量置零并重新开始，直至粗延时芯片到达最大量程；当粗延时芯片到达最大量程时更新FPGA计数器，细延时芯片与粗延时芯片延时量同时置零并重新开始，直至FPGA计数器达到计数目标；将所有采样点数据按照时间顺序排列构成一段回波信号； 所述FPGA控制电路包括数据采集模块、延时信号产生模块及以太网通信模块； 所述以太网通信模块用于将双口随机存储器中的数据传输至上位机，以及接收上位机下发的时间窗参数T并转发至延时信号产生模块； 所述延时信号产生模块用于为延时电路与模拟前端电路中四组ADC提供同步时钟，并控制延时电路；延时信号产生模块根据时间窗参数T与粗延时芯片最大量程ΔT的计算得到FPGA计数器的计数目标N：N=TΔT，进而控制延时电路完成N段回波信号、并按照时间顺序排列构成一条回波信号； 所述数据采集模块用于接收来自ADC的数据，并对之进行坏点剔除与信号重建处理，再将处理后数据缓存至以太网通信模块中的双口随机存储器中；所述坏点剔除的过程为：设置大小为3的滑动窗口，对滑动窗口内三条连续回波信号中相同时间位置的数据进行对比，若存在某点数据的值与平均值的偏差超过3倍标准差，则判定该点数据为坏点，进行剔除；所述信号重建的过程为：坏点剔除后，对滑动窗口内三条连续回波信号中相同时间位置的数据做均值化处理，并将均值化结果按波形顺序存入双端口随机存储器中，得到重建后回波信号； 时间窗参数T具体为：T=SV，V为待测环境下的介质传播速率，S为超宽带测井雷达的探测范围。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人电子科技大学，其通讯地址为：611731 四川省成都市高新区（西区）西源大道2006号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。