买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉电子科技大学申请的专利一种在示波分析仪中实现任意波触发的方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115877056B 。

龙图腾网通过国家知识产权局官网在2025-08-01发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211418079.0，技术领域涉及：G01R13/02；该发明授权一种在示波分析仪中实现任意波触发的方法是由黄武煌;陈艾军;张松;张沁川;邱渡裕;杨扩军;叶芃;田书林;王厚军设计研发完成，并于2022-11-14向国家知识产权局提交的专利申请。

本一种在示波分析仪中实现任意波触发的方法在说明书摘要公布了：本发明公开了一种在示波分析仪中实现任意波触发的方法，采用FPGA中的逻辑资源基于“粗、细”两级触发的主从数字触发，主触发“粗”找点，将触发点定位至一个FGPA时钟周期内，从触发“细”找点，将触发精度提升到1个采样点。其中，在“粗”触发引入迟滞比较技术和超前进位算法来实现并行触发数据的数字触发判断，以此解决触发精度不高的问题。同时，本发明设计了一种任意波触发功能，以主从数字触发系统为基础，实现了具有外触发功能的任意波形发生器，实现还解决了传统具有任意波功能的设备不能同时实现任意波形发生器作为源输出给其他待测设备使用和自己设备不借助外部源就能实现外触发功能的问题。

本发明授权一种在示波分析仪中实现任意波触发的方法在权利要求书中公布了：1.一种在示波分析仪中实现任意波触发的方法，其特征在于，包括： 1、FPGA接收ADC采样量化数据并进行串并转换 通过FPGA的数据接收模块接收来自一通道的ADC采样量化的MGSPS采样数据，FPGA的工作频率为FMHz，通过数据接收模块将MGSPS采样数据进行降速为N路并行采样数据，N＝M*1000F； N路并行采样数据分为两条通路进行数据传输，一条通路中并行采样数据根据时基档位要求，进入抽点模块进行抽点处理并将处理后的并行采样数据存入主FIFO中；另一条通路中并行采样数据传输给触发耦合模块，触发耦合模块根据上位机下发的指令选择来自该通道的并行采样数据还是来自任意波形数据处理模块的N路并行波形数据作为N路触发并行数据，同时，选择耦合方式，最终将耦合后的N路触发并行数据传输至主触发模块中进行触发“粗”找点； 其中，示波分析仪集成一任意波形发生器模块，其产生的任意波形数据一路发送给DAC转换为任意波形，并经过信号调理调理模块调理后输出给待测设备进行使用，一路传输任意波形数据处理模块进行处理后得到N路并行波形数据并传输至触发耦合模块； 2、主触发模块进行触发“粗”找点 一个通道的耦合后的N路并行触发数据送进主触发模块中的一个触发比较模块，触发比较模块将N路并行触发数据与用户设定的高低阈值比较电平进行顺序比较，以此确定N路并行触发数据在哪一个FPGA时钟周期中满足触发条件，即触发点所处的FPGA时钟周期： 首先，N路并行触发数据第n路触发数据进入比较电路，在与高阈值比较电平进行比较时，当大于高阈值比较电平，比较电路输出高比较信号THn为高，当小于等于低阈值比较电平，比较电路输出高比较信号THn为低，同理，在与低阈值比较电平进行比较时，当大于低阈值比较电平，比较电路输出低比较信号TLn为高，当小于等于低阈值比较电平，比较电路输出低比较信号TLn为低； 然后，高比较信号THn、低比较信号TLn送入触发结果比较电路中，输出比较结果信号LSn： LS1＝TH1|TL1LSN LS2＝TH2|TL2TH1|TL2TL1LSN LS3＝TH3|TL3TH2|TL3TL2TH1|TL3TL2TL1LSN LS4＝TH4|TL4TH3|TL4TL3TH2|TL4TL3TL2TH1|TL4TL3TL2TL1LSN …… LSN＝THN|TLNTHN-1|TLNTLN-1THN-2|TLNTLN-1TLN-2THN-3…|TLNTLN-1TLN-2…TL2TH1|TLNTLN-1TLN-2…TL1LSN 其中，等式右侧的比较结果信号LSN是上一FPGA时钟周期第N路触发数据的比较结果； 然后，触发结果比较电路输出比较结果信号LSn,n＝1,2,…,N到触发源模块； 在触发源模块中，接收来自多个通道的触发源模块输出的比较结果信号，根据上位机下发的指令选择一个通道的比较结果信号LSn,n＝1,2,…,N或选择外触发比较信号产生触发信号Trig1并传输给触发控制模块： 在触发源模块中，首先，触发源选择模块根据上位机下发的指令选择一个通道的比较结果信号LSn,n＝1,2,…,N或选择外触发比较信号作为触发源信号送入触发条件判断模块，然后，触发条件判断模块根据用户设定的触发条件进行触发判断，在相应的用户设定的触发条件触发信号输出端输出触发信号，最后，触发脉冲多路选择器选择触发条件判断模块用户设定的触发条件触发信号输出端，得到触发信号Trig1； 在触发控制模块中，接收来自上位机下发的采集开始使能信号以及触发控制相关的寄存器值，根据触发源模块产生的触发信号Trig1来产生控制主FIFO有序存储的读写使能即FIFO控制使能，以此实现对主FIFO的正确读写控制来存储并行采样数据即捕获用户感兴趣的波形，将触发点有效地“粗”定位至一个FPGA时钟周期即N个采样点内； 3、从触发模块进行触发“细”找点 一次采集存储过程结束后，主FIFO存储的数据会被读出，并行采样数据经过并串转换成串行采样数据，此时在单个FPGA时钟周期只存在一个采样点的数据，此时从数字触发模块同样对于进入从FIFO前的数据进行触发比较判断； 从触发模块中包括触发比较模块、触发源模块以及触发控制模块，触发比较模块将串行采样数据与用户设定的比较电平进行比较，输出比较信号到触发源模块，触发源模块根据用户设定的触发条件对比较信号进行触发判断并根据选择输出触发信号Trig2，然后根据触发信号Trig2在触发控制模块中产生控制从FIFO有序存储的读写使能即FIFO控制使能，以此实现对从FIFO的正确读写控制来存储串行采样数据即捕获用户感兴趣的波形，将触发精度提高至1个采样点； 4、波形稳定显示 从FIFO中读取存储的串行采样数据并传输至三维映射模块进行波形映射，波形映射后得到的波形数据传输至上位机进行波形的稳定显示。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人电子科技大学，其通讯地址为：611731 四川省成都市高新区（西区）西源大道2006号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。