买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉宁波大学申请的专利一种基于多逻辑域的Alliance工具链逻辑综合方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120197566B 。

龙图腾网通过国家知识产权局官网在2025-08-05发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510685909.3，技术领域涉及：G06F30/327；该发明授权一种基于多逻辑域的Alliance工具链逻辑综合方法是由储著飞;何其垚;夏银水;王伦耀设计研发完成，并于2025-05-27向国家知识产权局提交的专利申请。

本一种基于多逻辑域的Alliance工具链逻辑综合方法在说明书摘要公布了：本发明公开了一种基于多逻辑域的Alliance工具链逻辑综合方法，包括以下步骤：获得目标电路的中间表示结构；将中间表示结构中的布尔表达式映射为与目标电路的逻辑功能等价的XMG网络；对映射得到的XMG网络执行以优化逻辑层级为目标的逻辑优化；将逻辑层级优化后的XMG网络转换为AIG网络；对转换得到的AIG网络执行以优化节点数量为目标的逻辑优化，将优化后的AIG网络输出成aig文件；读取aig文件，解析后输出成VHDL文件，将VHDL文件输入给Alliance工具链，生成优化后的目标电路所对应的门级网表。该方法能够大幅提升逻辑优化的效率和可扩展性，有效解决现有Alliance工具链的性能瓶颈，显著提升Alliance工具链处理大规模电路设计的能力。

本发明授权一种基于多逻辑域的Alliance工具链逻辑综合方法在权利要求书中公布了：1.一种基于多逻辑域的Alliance工具链逻辑综合方法，其特征在于，包括以下步骤： 步骤1、利用lorina库设计read_vbe方法并集成到开源工具ALSO中，通过使用read_vbe方法读取待优化的目标电路的vbe格式文件，提取目标电路的拓扑结构信息，获得包含输入输出端口定义、内部信号连接关系以及逻辑门的实例化描述的目标电路的中间表示结构，其中逻辑门以布尔表达式表示； 步骤2、将中间表示结构中的布尔表达式映射为与目标电路的逻辑功能等价的XMG网络； 步骤3、对映射得到的XMG网络执行以优化逻辑层级为目标的逻辑优化，得到逻辑层级优化后的XMG网络； 所述步骤3的具体过程为： 步骤3.1、定义全局逻辑层级最优XMG网络为逻辑优化过程中逻辑层级最小的XMG网络； 步骤3.2、迭代使用开源工具ALSO中的XMG网络逻辑重写方法、XMG网络逻辑重替换方法和平衡XMG网络的方法对映射得到的XMG网络进行逻辑层级优化，其中，XMG网络逻辑重写方法通过预设的XOR-MAJ局部替换规则，进行逻辑子图的匹配与结构重写，精简XMG网络中节点数量并优化逻辑层级的深度；XMG网络逻辑重替换方法基于cut分析与布尔函数重构技术，在保证逻辑功能等价的前提下重构XMG网络中逻辑门的布尔表达式；平衡XMG网络的方法通过重新安排XMG网络中输入信号和逻辑门的连接，使得XMG网络的各个部分更加均衡； 步骤3.3、比较优化前后XMG网络的逻辑层级的深度变化，若每轮迭代满足收敛条件：优化前逻辑层级-优化后逻辑层级优化前逻辑层级≥预设的收敛率r1，则停止优化，输出全局逻辑层级最优XMG网络，否则继续优化直到满足收敛条件或无进一步优化； 步骤4、将逻辑层级优化后的XMG网络输出成Verilog文件，并使用逻辑综合工具ABC转换为AIG网络； 步骤5、采用逻辑综合工具ABC对转换得到的AIG网络执行以优化节点数量为目标的逻辑优化，得到优化后的AIG网络，将优化后的AIG网络输出成aig文件； 步骤6、利用lorina库设计write_vhd方法并集成到开源工具ALSO中，通过使用write_vhd方法读取aig文件，解析后输出成VHDL文件，将VHDL文件输入给Alliance工具链的VASY工具，通过VASY工具将VHDL文件转换成vbe文件，然后通过Alliance工具链的BOOG工具对vbe文件进行工艺映射，再使用Alliance工具链的LOON工具进行后优化，根据其目标工艺库生成优化后的目标电路所对应的门级网表。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人宁波大学，其通讯地址为：315211 浙江省宁波市江北区风华路818号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。