买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国人民解放军32802部队申请的专利一种基于脉冲编程的短波阵列信号相控同步方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120111646B 。

龙图腾网通过国家知识产权局官网在2025-08-19发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510284497.2，技术领域涉及：H04W56/00；该发明授权一种基于脉冲编程的短波阵列信号相控同步方法是由雍婷;温志津;吕巧兰;曹华阳;王崇发设计研发完成，并于2025-03-11向国家知识产权局提交的专利申请。

本一种基于脉冲编程的短波阵列信号相控同步方法在说明书摘要公布了：本发明公开了一种基于脉冲编程的短波阵列信号相控同步方法，能够通过脉冲编程消除布局布线延迟、时钟偏移、时钟抖动引起的误差，实现精确的阵列信号同步。其主要实现过程包括：1同步时钟产生：通过输入时钟处理、主时钟分配、消除主时钟偏差、驱动与缓冲，得到N+1路稳定同步的主时钟，然后通过时钟衍生生成不同频率同步的N+1路子时钟；2可编程脉冲产生：接收到外部信号生成指令后，根据同步主时钟产生1路脉冲，然后通过脉冲编程生成其它主时钟和子时钟的脉冲，用于阵列信号产生的同步触发；3阵列信号产生：在子时钟脉冲的触发下，通过调制源采集处理、基带信号产生得到低速率的基带信号；在主时钟脉冲的触发下，对低速率基带信号通过基带信号处理得到高速率的基带信号，根据阵列输出相位要求产生对应初相的载波信号，并进行正交调制、幅度调整、数模转换，得到用于发射的阵列信号。

本发明授权一种基于脉冲编程的短波阵列信号相控同步方法在权利要求书中公布了：1.一种基于脉冲编程的短波阵列信号相控同步方法，其特征在于，利用同步信号FPGA和阵列信号FPGA来实现，包括： S1，利用同步信号FPGA产生N+1路第一主时钟信号；N为阵列信号FPGA的数目； S2，利用阵列信号FPGA，对所述N+1路第一主时钟信号进行处理，得到同步主时钟信号和每个同步主时钟信号对应的子时钟信号组； S3，基于同步主时钟信号和每个同步主时钟信号对应的子时钟信号组，利用同步信号FPGA，产生用于阵列信号触发操作的脉冲组； S4，将所述脉冲组作为操作触发信号，利用阵列信号FPGA对调制源信号、载波信号频率信息和载波信号相位信息进行处理，得到短波阵列系统的每个短波阵列所需的数字射频信号； S5，对所述短波阵列系统所需的数字射频信号进行数模转换处理，得到短波阵列系统的待发射信号； 所述利用同步信号FPGA产生N+1路主时钟信号，包括： S11，利用同步信号FPGA的预设的专用全局时钟管脚，接收得到原始时钟信号； S12，对所述原始时钟信号进行缓冲处理，利用同步信号FPGA的全局高速网络对所述缓冲后的原始时钟信号进行处理，得到主时钟信号； S13，利用同步信号FPGA的时钟分配网络，将所述主时钟信号扇出N+1路第一主时钟信号，将其中的N路第一主时钟信号分别输入到N个阵列信号FPGA，将其余的一路第一主时钟信号输入至同步信号FPGA的可编程脉冲产生模块； 所述利用阵列信号FPGA，对所述N+1路第一主时钟信号进行处理，得到同步主时钟信号和每个同步主时钟信号对应的子时钟信号组，包括： 利用阵列信号FPGA的相位锁定环，对N+1路第一主时钟信号进行相位微调，得到N+1个目的FPGA端主时钟； 利用阵列信号FPGA，对每个目的FPGA端主时钟，输入到阵列信号FPGA的全局时钟缓冲资源中，输出同步主时钟信号； 利用阵列信号FPGA的时钟管理器模块资源，对每个同步主时钟信号进行分路分频处理，得到对应的子时钟信号组； 所述每个同步主时钟信号，对应一个子时钟信号组；每个子时钟信号组，包括第一子时钟信号、第二子时钟信号、第三子时钟信号、第四子时钟信号； 所述基于同步主时钟信号和每个同步主时钟信号对应的子时钟信号组，利用同步信号FPGA，产生用于阵列信号触发操作的脉冲组，包括： 在主时钟域，利用同步信号FPGA的脉冲发生器产生初始脉冲； 利用同步信号FPGA，对所述初始脉冲进行组合逻辑编程处理，得到子时钟信号组的每个子时钟信号对应的子时钟域的子脉冲信号；所述子脉冲信号，包括属于第一子时钟域的第一子脉冲信号、属于第二子时钟域的第二子脉冲信号、属于第三子时钟域的第三子脉冲信号、属于第四子时钟域的第四子脉冲信号；所述第一至第四子时钟域，分别由第一至第四子时钟信号决定； 对所述初始脉冲进行衍生处理，得到N个主脉冲信号；所述主脉冲信号的时钟域为主时钟域； 对每个子时钟域的子脉冲信号分别进行衍生处理，得到每个子时钟域的N个脉冲通信信号； 利用所述N个主脉冲信号和每个子时钟域的N个脉冲通信信号，构建得到用于阵列信号触发操作的脉冲组； 根据同步信号FPGA和阵列信号FPGA之间的传输相对延时，对所述用于阵列信号触发操作的脉冲组作时间延迟预编程处理，将时间延迟预编程处理后的脉冲组发送至N个阵列信号FPGA； 所述将所述脉冲组作为操作触发信号，利用阵列信号FPGA对调制源信号、载波信号频率信息和载波信号相位信息进行处理，得到短波阵列系统的每个短波阵列所需的数字射频信号，包括： S41，将所述脉冲组作为操作触发信号，利用阵列信号FPGA对调制源信号进行处理，得到高速率的基带信号； S42，将所述脉冲组作为操作触发信号，利用阵列信号FPGA对载波信号频率信息和载波信号相位信息进行处理，得到载波信号； S43，将所述脉冲组作为操作触发信号，对所述高速率的基带信号和载波信号进行调制处理，得到短波阵列系统的每个短波阵列所需的数字射频信号； 所述将所述脉冲组作为操作触发信号，利用阵列信号FPGA对调制源信号进行处理，得到高速率的基带信号，包括： S411，使阵列信号FPGA工作在第一子时钟域，捕获得到第一子时钟域的脉冲通信信号，利用所述第一子时钟域的脉冲通信信号触发对调制源信号的采集、选择、滤波和自动增益控制的操作，得到调制源数据； S412，使阵列信号FPGA工作在第二子时钟域，捕获得到第二子时钟域的脉冲通信信号，利用所述第二子时钟域的脉冲通信信号触发对调制源数据的内插、滤波和基带调制的操作，生成低速率的基带信号； S413，使阵列信号FPGA工作在第三子时钟域，捕获得到第三子时钟域的脉冲通信信号，利用所述第三子时钟域的脉冲通信信号触发多路基带信号的整合传输与拆分提取处理； S414，使阵列信号FPGA工作在第四子时钟域和主时钟域，分别捕获得到第四子时钟域的脉冲通信信号和主脉冲信号；利用所述第四子时钟域的脉冲通信信号和主脉冲信号，分别触发对多路基带信号的一级内插滤波处理和二级内插滤波处理，得到高速率的基带信号； 所述将所述脉冲组作为操作触发信号，利用阵列信号FPGA对载波信号频率信息和载波信号相位信息进行处理，得到载波信号，包括： 使阵列信号FPGA工作在主时钟域，捕获得到主时钟域脉冲；根据所需要的载波信号频率信息和载波信号相位信息，确定每个短波阵列所需的信号初始相位；利用所述主时钟域脉冲，触发相位累加器，使得相位累加器根据所述载波信号的频率信息和初始相位，产生载波信号； 所述将所述脉冲组作为操作触发信号，对所述高速率的基带信号和载波信号进行调制处理，得到短波阵列系统的每个短波阵列所需的数字射频信号，包括： S431，使阵列信号FPGA工作在主时钟域，捕获得到主时钟域脉冲；利用所述主时钟域脉冲触发正交调制变换器，完成高速率的基带信号和载波信号的正交调制变换，产生幅度一致的数字射频信号； S432，使阵列信号FPGA工作在主时钟域，捕获得到主时钟域脉冲；利用主时钟域脉冲触发乘法器，完成数字射频信号的幅度调整，产生短波阵列系统的每个短波阵列所需的数字射频信号； 所述将时间延迟预编程处理后的脉冲组发送至N个阵列信号FPGA，是将一个主脉冲信号和四个子时钟域的脉冲通信信号，发送至一个阵列信号FPGA； 所述第一子时钟信号、第二子时钟信号、第三子时钟信号、第四子时钟信号的频率，是依次升高的； 所述利用阵列信号FPGA的相位锁定环，对N+1路第一主时钟进行相位微调，得到N+1个目的FPGA端主时钟，是从同步信号FPGA的可编程脉冲产生模块中获取1路的第一主时钟，对N+1路第一主时钟进行相位微调后，再将1个目的FPGA端主时钟，送入同步信号FPGA的可编程脉冲产生模块。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国人民解放军32802部队，其通讯地址为：100191 北京市海淀区北四环中路226号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。