Document
拖动滑块完成拼图
个人中心

预订订单
服务订单
发布专利 发布成果 人才入驻 发布商标 发布需求

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 中科亿海微电子科技(苏州)有限公司刘洋获国家专利权

中科亿海微电子科技(苏州)有限公司刘洋获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉中科亿海微电子科技(苏州)有限公司申请的专利一种面向同数连加的FPGA综合工具进位链优化方法和装置获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN120371773B

龙图腾网通过国家知识产权局官网在2025-08-29发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202510845703.2,技术领域涉及:G06F15/78;该发明授权一种面向同数连加的FPGA综合工具进位链优化方法和装置是由刘洋;魏育成设计研发完成,并于2025-06-24向国家知识产权局提交的专利申请。

一种面向同数连加的FPGA综合工具进位链优化方法和装置在说明书摘要公布了:本申请提供了一种面向同数连加的FPGA综合工具进位链优化方法和装置,方法包括:获取第一加法单元中相同信号和连加次数n;获取连加次数的二进制数组b[0‑log2n];若b[i]=1,生成左移运算单元并映射成触发器单元链表,将其输出信号存储到数组N1;根据数组N1产生log2n个第二加法单元,将其输出信号存储到数组C,得到集合N2和N3;获取第一级不需要处理的输出信号到第二加法单元的映射集合,更新集合N2和N3;遍历集合N2和N3中每个信号sig,将信号sig对应的第二加法单元映射成进位链单元链表。本申请能够优化进位链的资源分配,减少综合后逻辑资源的数量。

本发明授权一种面向同数连加的FPGA综合工具进位链优化方法和装置在权利要求书中公布了:1.一种面向同数连加的FPGA综合工具进位链优化方法,其特征在于,所述方法包括: 获取电路网表中每个同数连加的加法单元,作为第一加法单元,统计出第一加法单元中相同的信号sig和连加次数n; 获取每个第一加法单元的连加次数的二进制表示数组b[0-log2n]; 针对所述数组b[0-log2n]中的每一位i,若b[i]=1,则生成一个左移运算单元; 将产生的每个左移运算单元映射成触发器单元链表,并将所述触发器单元链表的输出信号存储到信号数组N1中; 根据所述信号数组N1产生log2n个加法单元,作为第二加法单元,所述第二加法单元的输出信号存储到数组C中,用最后一个第二加法单元的输出信号C[log2n]作为第一加法单元的输出信号,得到集合N2和集合N3,其中所述集合N2与所述集合N3互不相交; 通过迭代分析获取第一级不需要处理的输出信号到第二加法单元的映射集合,更新集合N2和集合N3; 遍历更新后的集合N2和集合N3中的每个信号sig,从第一位开始,将信号sig对应的第二加法单元映射成进位链单元链表;其中,将第二加法单元映射成进位链单元链表的方法包括:获取所述第二加法单元的输入A端信号sig_a、输入B端信号sig_b和输出Y端信号sig_y,获取信号sig_a的最小位宽w1;遍历变量i从0到w1-1;创建一个组合逻辑类型的第一逻辑单元c1,第一逻辑单元c1的输入端口信号赋值为sig_a[i]、sig_b[i],第一逻辑单元c1的输出端口信号赋值为sig_y[i],并产生一个进位输出信号;若i=0,设置查找表掩码等于第一掩码值,否则,为第一逻辑单元c1产生一个进位输入信号并赋值为上一级单元的进位输出信号,设置查找表掩码等于第二掩码值。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人中科亿海微电子科技(苏州)有限公司,其通讯地址为:215127 江苏省苏州市吴中区甪直镇长虹北路169号吴淞江商务区A幢2层;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。