买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉北京时代民芯科技有限公司;北京微电子技术研究所申请的专利一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116131814B 。

龙图腾网通过国家知识产权局官网在2025-08-29发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211493609.8，技术领域涉及：H03K3/356；该发明授权一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器是由李同德;赵元富;杜芊;苑靖爽;孙雨;隋成龙;曹炜亦设计研发完成，并于2022-11-25向国家知识产权局提交的专利申请。

本一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器在说明书摘要公布了：本发明涉及一种适用于FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器结构,属于抗辐射集成电路设计技术领域。通过增加冗余锁存结构，抑制由瞬时剂量率辐射导致的电源塌陷所引起的触发器输出数据翻转和扰动。冗余锁存结构采用与触发器主体结构不同的电源供电，并进行版图加固设计。整体电路采用晶体管堆叠结构，提高触发器抗瞬时剂量率辐射的能力。本发明的设计基于商用规则，可操作性强，易实现。

本发明授权一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器在权利要求书中公布了：1.一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，其特征在于包括：输入电路、主锁存电路、传输控制电路、从锁存电路、输出电路、第一时钟信号电路CLK1以及第二时钟信号电路CLK2； 所述第一时钟信号电路CLK1包括电源为VDDC的第六堆叠反相器INV13和第七堆叠反相器INV14；第二时钟信号电路CLK2包括电源为VDD的第八堆叠反相器INV15和第九堆叠反相器INV16； 第六堆叠反相器INV13接收外部发送的时钟信号CLK,其输出信号传输给第七堆叠反相器INV14，第七堆叠反相器INV14的输出信号和第六堆叠反相器INV13的输出信号共同作为第一时钟信号电路CLK1的输出时钟信号； 第八堆叠反相器INV15接收外部发送的时钟信号CLK,其输出信号传输给第九堆叠反相器INV16，第九堆叠反相器INV16的输出信号和第八堆叠反相器INV15的输出信号共同作为第二时钟信号电路CLK2的输出时钟信号； 输入电路包括电源为VDD的第一堆叠反相器INV1和第二堆叠反相器INV2；主锁存电路包括电源为VDD的第一时钟控制堆叠反相器INV3、第三堆叠反相器INV4和第二时钟控制堆叠反相器INV5；传输控制电路包括电源为VDD的第三时钟控制堆叠反相器INV6；从锁存电路包括电源为VDDC的第四堆叠反相器INV7、第四时钟控制堆叠反相器INV8、第五时钟控制堆叠反相器INV9和电源为VDD的第六时钟控制堆叠反相器INV10、第五堆叠反相器INV11；输出电路包括电源为VDDC的反相器INV12； 第一堆叠反相器INV1接收外部传来的输入信号，第一堆叠反相器INV1的输出信号传输给第二堆叠反相器INV2；第二堆叠反相器INV2的输出信号传输给第一时钟控制堆叠反相器INV3，第一时钟控制堆叠反相器INV3也接收第二时钟信号电路CLK2的输出时钟信号，第一时钟控制堆叠反相器INV3的输出信号传输给第三堆叠反相器INV4，第三堆叠反相器INV4的输出信号传输给第二时钟控制堆叠反相器INV5和第三时钟控制堆叠反相器INV6，第二时钟控制堆叠反相器INV5和第三时钟控制堆叠反相器INV6也接收第二时钟信号电路CLK2的输出时钟信号，第二时钟控制堆叠反相器INV5的输出信号传输给第三堆叠反相器INV4，第三时钟控制堆叠反相器INV6的输出信号传输给第五时钟控制堆叠反相器INV9、第五堆叠反相器INV11和反相器INV12，第五时钟控制堆叠反相器INV9也接收第一时钟信号电路CLK1的输出时钟信号，第五时钟控制堆叠反相器INV9的输出信号传输给第四堆叠反相器INV7，第四堆叠反相器INV7的输出信号传输给第四时钟控制堆叠反相器INV8、第五时钟控制堆叠反相器INV9、第五堆叠反相器INV11和反相器INV12，第四时钟控制堆叠反相器INV8也接收第一时钟信号电路CLK1的输出时钟信号，第四时钟控制堆叠反相器INV8的输出信号传输给第四堆叠反相器INV7，第五堆叠反相器INV11的输出信号传输给第六时钟控制堆叠反相器INV10，第六时钟控制堆叠反相器INV10也接收第二时钟信号电路CLK2的输出时钟信号，第六时钟控制堆叠反相器INV10的输出信号传输给第五时钟控制堆叠反相器INV9、第五堆叠反相器INV11和反相器INV12，反相器INV12的输出信号即为输出电路的输出； 第一时钟信号电路CLK1将时钟信号送入从锁存电路；第二时钟信号电路CLK2将时钟信号送入主锁存电路、传输控制电路及从锁存电路； 输入电路在时钟信号为低电平时将输入数据信号送入主锁存电路；主锁存电路在时钟信号为低电平时将数据信号送入传输控制电路；主锁存电路在时钟信号为高电平时将数据信号锁存； 传输控制电路在时钟信号为高电平时将数据信号送入从锁存电路；从锁存电路在时钟信号为高电平时将数据信号送入输出电路；从锁存电路在时钟信号为低电平时将数据信号锁存，并且将锁存的数据信号送入输出电路；输出电路将数据信号输出。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人北京时代民芯科技有限公司;北京微电子技术研究所，其通讯地址为：100076 北京市丰台区东高地四营门北路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。