创远信科(上海)技术股份有限公司童杰获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉创远信科(上海)技术股份有限公司申请的专利基于FPGA实现多路ADC数据同步处理的方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120353373B 。
龙图腾网通过国家知识产权局官网在2025-09-19发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510828223.5，技术领域涉及：G06F3/05；该发明授权基于FPGA实现多路ADC数据同步处理的方法是由童杰;李栋;程家俊;彭隆凯;刘清;沈意设计研发完成，并于2025-06-20向国家知识产权局提交的专利申请。
本基于FPGA实现多路ADC数据同步处理的方法在说明书摘要公布了：本发明涉及一种基于FPGA实现多路ADC数据同步处理的方法，包括以下步骤：FPGA接收外部时钟发生器产生的时钟频率，并作为FPGA的工作时钟；FPGA内部生成多组同频时钟和同相时钟，分别作为各路ADC芯片的工作时钟；FPGA接收各路ADC的采样数据，设置一个使能信号，在使能信号有效时，分别对各路采样数据进行数字下变频、抽取滤波及FIR滤波的处理；在FIR滤波完成后，生成另一个使能信号EN_end，进一步存储数据或传输至上位机。采用了本发明的基于FPGA实现多路ADC数据同步处理的方法、装置、处理器及其计算机可读存储介质，通过使能信号EN_start和EN_end控制处理流程的同步启停，确保多路ADC数据同步处理，提升准确性与有效性，具有广泛的应用范围。
本发明授权基于FPGA实现多路ADC数据同步处理的方法在权利要求书中公布了：1.一种基于FPGA实现多路ADC数据同步处理的方法，其特征在于，所述的方法包括以下步骤： （1）FPGA接收外部时钟发生器产生的时钟频率，并将其作为FPGA的工作时钟； （2）FPGA内部生成多组同频时钟和同相时钟，分别作为各路ADC芯片的工作时钟； （3）FPGA接收各路ADC的采样数据，设置一个使能信号EN_start，在使能信号EN_start有效时，分别对各路采样数据进行数字下变频、抽取滤波及FIR滤波的处理； （4）在FIR滤波完成后，FPGA针对单路ADC芯片生成另一个使能信号EN_end，进一步存储数据或传输至上位机。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人创远信科(上海)技术股份有限公司，其通讯地址为：201601 上海市松江区泗泾镇高技路205弄7号C座；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由AI智能生成
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号