买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉西安电子科技大学申请的专利一种八相输出相位插值器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120389730B 。

龙图腾网通过国家知识产权局官网在2025-09-30发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510856816.2，技术领域涉及：H03K5/135；该发明授权一种八相输出相位插值器是由赵潇腾;刘杰;苏宪霆;杨泽恺;董志成;刘术彬;朱樟明设计研发完成，并于2025-06-25向国家知识产权局提交的专利申请。

本一种八相输出相位插值器在说明书摘要公布了：本发明公开了一种八相输出相位插值器，属于模拟集成电路设计技术领域，包括：分频器、输入缓冲器、CMOS‑to‑CML电路、数字译码器、第一相位插值核心、第二相位插值核心、限幅器、相位融合器和CML‑to‑CMOS电路。本发明采用了相位插值结构，由奇路与偶路两个相位插值核心对四相正交CML信号分别进行插值。两路输出信号相差45°，其线性插值结构中所引入的相位偏差在两路间呈现方向相反的特性。通过相位融合器对两路输出信号进行融合，有效抵消了单路结构中的非线性误差，实现了整体插值输出的线性度提升，显著减小了插值器的INL，提高了多相时钟系统的相位分辨率与精度。

本发明授权一种八相输出相位插值器在权利要求书中公布了：1.一种八相输出相位插值器，其特征在于，包括： 分频器、输入缓冲器、CMOS‑to‑CML电路、数字译码器、第一相位插值核心、第二相位插值核心、限幅器、相位融合器和CML‑to‑CMOS电路；其中，所述分频器，用于对双相输入信号进行分频，输出四相输入信号； 所述输入缓冲器，用于隔离所述分频器和CMOS‑to‑CML电路，并对分频器输出的四相输入信号进行整形匹配，输出匹配后的四相输入信号； 所述CMOS‑to‑CML电路，用于将匹配后的四相输入信号转换为四相正交CML信号； 所述数字译码器，用于对外部输入的CODE码进行译码，输出奇路逻辑控制码和偶路逻辑控制码； 所述第一相位插值核心，用于在奇路逻辑控制码的控制下，对四相正交CML信号进行相位插值，输出奇路四相正交插值信号； 所述第二相位插值核心，用于在偶路逻辑控制码的控制下，对四相正交CML信号进行相位插值，输出偶路四相正交插值信号；所述第一相位插值核心和第二相位插值核心的结构相同，均包括：第一电阻RNODD、第二电阻RPODD、第三电阻RNEVEN、第四电阻RPEVEN、第一插值阵列和第二插值阵列；其中，所述第一电阻RNODD的第一端接入电源电压，第二端与第一插值阵列的第一输出端连接，且第二端作为对应的相位插值核心的第一输出端； 所述第二电阻RPODD的第一端接入电源电压，第二端与第一插值阵列的第二输出端连接，且第二端作为对应的相位插值核心的第二输出端； 所述第三电阻RNEVEN的第一端接入电源电压，第二端与第二插值阵列的第三输出端连接，且第二端作为对应的相位插值核心的第三输出端； 所述第四电阻RPEVEN的第一端接入电源电压，第二端与第二插值阵列的第四输出端连接，且第二端作为对应的相位插值核心的第四输出端； 所述第一插值阵列的差分输入端作为对应的相位插值核心的第一信号输入端，控制端作为对应的相位插值核心的第一控制码输入端，偏置端接入偏置电压VB，第一输出端与第二插值阵列的第一输出端连接，第二输出端与第二插值阵列的第二输出端连接，第三输出端与第二插值阵列的第三输出端连接，第四输出端与第二插值阵列的第四输出端连接； 所述第二插值阵列的差分输入端作为对应的相位插值核心的第二信号输入端，控制端作为对应的相位插值核心的第二控制码输入端，偏置端接入偏置电压VB； 所述限幅器，用于对所述奇路四相正交插值信号和所述偶路四相正交插值信号进行限幅处理，输出八相插值信号； 所述相位融合器，用于对所述八相插值信号进行相位融合，输出八相融合信号； 所述CML‑to‑CMOS电路，用于将所述八相融合信号转换为CMOS电平的时钟信号并输出。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人西安电子科技大学，其通讯地址为：710071 陕西省西安市雁塔区太白南路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。