买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国科学院微电子研究所申请的专利一种基于BNN算法加速实现的存内计算电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119494375B 。

龙图腾网通过国家知识产权局官网在2025-10-03发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202311026276.2，技术领域涉及：G06F7/06；该发明授权一种基于BNN算法加速实现的存内计算电路是由张锋;孙小凡;耿玓;张帅迪;唐炜烨设计研发完成，并于2023-08-15向国家知识产权局提交的专利申请。

本一种基于BNN算法加速实现的存内计算电路在说明书摘要公布了：本发明涉及一种基于BNN算法加速实现的存内计算电路，属于集成电路技术领域，解决了现有技术中电路面积大、能耗高、存算能效低的问题。该电路包括：在柔性RRAM存算阵列中选择第一算法网络和第二算法网络；将多行数据输入第一算法网络和乘累加模块，得到乘累加结果输入至移位器；移位器对乘累加结果进行移位，将移位结果输出至加减法器，得到加和计算结果输出至比较器；比较器对加和计算结果进行二值化处理输出至第二算法网络，再次运算输出列累积电流，发送至最大值比较输出模块；最大值比较输出模块判断列总和的最大值所在列即为分类结果。实现了在保持原有网络精度的前提下，大大缩减所需的电路面积，降低能耗，提升整体存算电路的能效。

本发明授权一种基于BNN算法加速实现的存内计算电路在权利要求书中公布了：1.一种基于二值化神经网络BNN算法加速实现的存内计算电路，其特征在于，该电路包括：柔性RRAM存算阵列、乘累加模块、移位器、比较器和最大值比较输出模块； 根据BNN网络结构以及输入数据，在所述柔性RRAM存算阵列中选择两个区域作为第一算法网络和第二算法网络； 将各bit位的多行数据输入至第一算法网络和乘累加模块，第一算法网络输出各列存算单元的累积电流至乘累加模块，乘累加模块基于多行数据以及各列存算单元的累积电流得到各列的乘累加结果，并将各列的乘累加结果输入至移位器； 所述移位器，根据各多行输入数据的bit位，对各列的乘累加结果进行相应位数的移位，并将移位结果输出至乘累加模块中的加减法器，加减法器对各列不同bit位的移位结果进行加和计算，并将各列的加和计算结果输出至比较器； 所述比较器，对各列的加和计算结果进行二值化处理，得到二值化结果，输出至第二算法网络，在第二算法网络中再次运算输出各列的累积电流，发送至最大值比较输出模块； 所述最大值比较输出模块，判断各列累积电流的最大值，最大值所在列为分类结果。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院微电子研究所，其通讯地址为：100029 北京市朝阳区北土城西路3号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。