Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 中山大学李辰洋获国家专利权

中山大学李辰洋获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉中山大学申请的专利一种面向Multi-DNN推理的混合精度FPGA硬件加速器与量化方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN119474005B

龙图腾网通过国家知识产权局官网在2025-10-31发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202411541976.X,技术领域涉及:G06F15/78;该发明授权一种面向Multi-DNN推理的混合精度FPGA硬件加速器与量化方法是由李辰洋;刘飞;黄以华设计研发完成,并于2024-10-31向国家知识产权局提交的专利申请。

一种面向Multi-DNN推理的混合精度FPGA硬件加速器与量化方法在说明书摘要公布了:本发明公开了一种面向Multi‑DNN推理的混合精度FPGA硬件加速器与量化方法,涉及神经网络加速器技术领域,包括:处理器、多个计算核心模块、DDR模块和中间数据缓存模块;每个计算核心模块支持高中低中一种运算精度,计算核心模块中计算单元阵列模块由进行三种位宽乘累加运算的计算单元组成;计算单元由FPGA中不同资源实现;量化方法采用高中低三种位宽对神经网络权重数据以层为单位进行量化,采用一种位宽对神经网络层的中间特征图数据进行量化。本发明提出的硬件加速器及量化方法可以提高加速器的硬件利用率、吞吐量以及能效比,能够并行地处理混合精度量化的神经网络负载,优化Multi‑DNN推理的访存带宽和能效。

本发明授权一种面向Multi-DNN推理的混合精度FPGA硬件加速器与量化方法在权利要求书中公布了:1.一种面向Multi-DNN推理的混合精度FPGA硬件加速器,其特征在于,包括处理器、中间数据缓存模块、DDR模块以及若干个计算核心模块; 所述若干个计算核心模块用于进行多种特定精度的卷积运算,用于进行每一种特定精度的卷积运算的所述计算核心模块的数量至少为一个; 所述中间数据缓存模块用于缓存所述计算核心模块中的神经网络中间计算产生的特征图数据; 所述DDR模块用于存储除所述神经网络中间计算产生的特征图数据之外的其他数据; 所述处理器用于控制所述硬件加速器中各个模块的运行; 所述计算核心模块,根据所支持的卷积运算精度分为高精度、中精度和低精度计算核心模块三个种类,不同种类的计算核心模块具有相同的子模块种类和数据通路结构,其中,不同种类的计算核心模块的子模块的运算位宽和数据通路的位宽不同,分别对应为高位宽、中位宽和低位宽; 所述计算核心模块包括计算单元阵列模块、权重数据缓存模块、输入数据缓存模块、输出数据累加模块以及控制模块; 所述计算单元阵列模块用于高并行度地计算乘累加运算,所述计算单元阵列模块的位宽决定其计算的乘累加运算位宽; 所述权重数据缓存模块用于缓存神经网络的权重数据,提供输入给所述计算单元阵列模块,所述权重数据缓存模块的位宽决定其缓存的权重数据的位宽; 所述输入数据缓存模块用于缓存神经网络的输入特征图数据,提供输入给所述计算单元阵列模块,所述输入数据缓存模块的位宽决定其缓存的输入特征图数据的位宽; 所述输出数据累加模块用于累加所述计算单元阵列模块产生的卷积部分和数据,所述输出数据累加模块的位宽决定其累加的卷积部分和数据的位宽; 所述控制模块用于接收处理器的控制信息,根据所述控制信息控制所述计算单元阵列模块、权重数据缓存模块、输入数据缓存模块、输出部分和累加模块的运行。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人中山大学,其通讯地址为:510275 广东省广州市海珠区新港西路135号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。