买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉重庆邮电大学申请的专利一种可用于量子密钥恢复攻击的不含相位门的模乘电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119341734B 。

龙图腾网通过国家知识产权局官网在2025-11-11发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202410469747.5，技术领域涉及：H04L9/08；该发明授权一种可用于量子密钥恢复攻击的不含相位门的模乘电路是由宋秀丽;文良森;易林昊;黄梓坚;肖佳俊设计研发完成，并于2024-04-18向国家知识产权局提交的专利申请。

本一种可用于量子密钥恢复攻击的不含相位门的模乘电路在说明书摘要公布了：本发明涉及量子计算和量子密码领域，具体涉及一种可用于量子密钥恢复攻击的不含相位门的模乘电路；包括：构造+1所需的加法电路；构造+1电路；构造半经典的进位器；构造半经典的常数算数加法电路，构造半经典的比较器；构造基于二分法的半经典的常数模加电路；构造半经典的out‑of‑place常数模乘电路；构造半经典的in‑place常数模乘电路；由于该发明中的电路仅包含X门，√X门，CX门，以及多重CX，故发明中的量子电路可以容易地在经典计算机上模拟，也可以在没有大量计算资源的条件下测试其正确性，同时该电路也能尽量避免由相位合成带来的计算精度的损失。

本发明授权一种可用于量子密钥恢复攻击的不含相位门的模乘电路在权利要求书中公布了：1.一种可用于量子密钥恢复攻击的不含相位门的模乘电路，其特征在于，可用于量子密钥恢复攻击的不含相位门的模乘电路中不包含相位门，采用半经典控制的方式，电路的构造包括以下步骤： S1.使用PG门构造PGAdder电路；PGAdder电路用于计算 所述PG门，基于受控非门CX、受控根号X厄米共轭门C-、受控根号X门C-实现，设置有3位由上至下依次排列的逻辑输入，用于表示量子比特对应的状态，3位由上至下依次排列的逻辑输出，用于表示量子比特随时间经门作用后对应的状态；按从左至右的时间顺序：以对应的量子比特为控制位，在和对应的量子比特上施加受控根号X厄米共轭门C-，当控制位为1时受控根号X厄米共轭门C-工作；以对应的量子比特为控制位，在和对应的量子比特上施加受控根号X厄米共轭门C-，当控制位为1时受控根号X厄米共轭门C-工作；以对应的量子比特为控制位，在和对应的量子比特上施加CX，当控制位为1时CX工作；以对应的量子比特为控制位，在和对应的量子比特上施加受控根号X门C-，当控制位为1时受控根号X门C-工作； PGAdder电路不处理PGAdder电路执行前外部输入的进位，也不产生求和结果最高位的进位；所述PGAdder电路，基于PG门、受控非门CX、Toffoli门CCX实现，设置有8位由上至下依次排列的逻辑输入~、~，用于表示和对应量子比特的状态，8位由上至下依次排列的逻辑输出~、~，用于表示和对应量子比特随时间经门作用后的状态； 按从左到右的时间顺序，所述构造PGAdder电路包括： S1.1、以~对应的量子比特为控制位，在~和~对应的量子比特上依次向施加受控非门CX，当控制位为1时受控非门CX工作； S1.2、以~对应的量子比特为控制位，在~和~对应的量子比特上依次向施加受控非门CX，当控制位为1时受控非门CX工作； S1.3、以~、~对应的量子比特为控制位，在~、~和~对应的量子比特上依次施加CCX门，当控制位为1时Toffoli门CCX工作； S1.4、在~、~和~对应的量子比特上依次施加PG门，其中0、1、2表示输入或输出由上至下的排列顺序，对应第0个输入、对应第1个输入、对应第2个输入； S1.5、以对应的量子比特为控制位，在对应的量子比特上依次向施加受控非门CX，当控制位为1时受控非门CX工作； S1.6、以对应的量子比特为控制位，在对应的量子比特上依次向施加受控非门CX，当控制位为1时受控非门CX工作； S2.使用由PGAdder电路逆序执行生成的PGSubtractor以及X门构造+1电路；+1电路用来计算； +1电路不处理+1电路执行前外部输入的进位，也不产生+1后最高位的进位，并且+1电路中是处于未知状态的量子比特；所述+1电路，设置有8位由上至下依次排列的逻辑输入~、~，用于表示和对应量子比特的状态，8位由上至下依次排列的逻辑输出~、~，用于表示和对应量子比特随时间经门作用后的状态； 按从左到右的时间顺序，所述构造+1电路包括： S2.1、在~和~对应的量子比特上依次向施加PGSubtractor门； S2.2、在~对应的量子比特上依次向施加非门X； S2.3、在~和~对应的量子比特上依次向施加PGSubtractor门； S2.4、在~对应的量子比特上依次向施加非门X； S3.使用X，CX，CCX来构造半经典的进位器；如果有进位则，反之没有进位，其中表示的最高位； 半经典的进位器的经典已知，存放在量子比特中，处于未知状态；所述半经典的进位器，设置有4位由上至下依次排列的逻辑输入~，用于表示对应量子比特的状态，3位由上至下依次排列的逻辑输入~，用于表示对应量子比特的状态，1位的逻辑输入；4位由上至下依次排列的逻辑输出~，3位由上至下依次排列的逻辑输出~，1位的逻辑输出，用于表示~，~和随时间经门作用后的状态，该电路功能为计算的进位，即进位标志； 按从左到右的时间顺序，所述构造半经典的进位器包括： S3.1、以对应的量子比特为控制位，在和对应的量子比特上施加受控非门CX，当控制位为1时受控非门CX工作； S3.2、以对应的经典二进制比特为控制位，当对应的经典二进制比特为1时，在~和~对应的量子比特上依次向施加受控非门CX，然后在~施加非门X；以~和~对应的量子比特为控制位，在~、~和~对应的量子比特上依次施加Toffoli门CCX门，当控制位为1时CCX工作； S3.3、以和对应的量子比特为控制位，在、和对应的量子比特上依次施加CCX门，当控制位为1时Toffoli门CCX工作； S3.4、以~和~对应的量子比特为控制位，在~、~和~对应的量子比特上依次施加CCX门，当控制位为1时CCX工作； S3.5、以对应的量子比特为控制位，在和对应的量子比特上施加受控非门CX，当控制位为1时受控非门CX工作； S3.6、逆序施加S3.4中的门； S3.7、逆序施加S3.3中的门； S3.8、逆序施加S3.2中的门； S4.基于半经典的进位器来构造半经典的比较器，让半经典的比较器执行减法运算即执行，如果则，如果则； S5.基于二分思想，使用半经典的进位器以及+1电路来构造半经典常数加法电路，半经典常数加法电路计算； 半经典常数加法电路的经典已知，存放在量子比特中，处于未知状态；所述半经典常数加法电路，将半经典常数加法过程分解成有限个进位和+1操作，用于计算用量子比特表示的和经典已知的和；半经典常数加法电路设置有位由上至下依次排列的逻辑输入，用于表示对应量子比特的状态，位由上至下依次排列的逻辑输入，用于表示对应量子比特的状态；位由上至下依次排列的逻辑输出，位由上至下依次排列的逻辑输出，用于表示和对应量子比特随时间经门作用后的状态； 半经典常数加法电路基于二分法思想的具体构造过程包括： 用7个量子比特存放，按照二分法将对应量子比特进行划分得到二叉树，二叉树的每个父结点有两个子结点：左孩子与右孩子，分别表示父结点量子比特的低位与父结点量子比特的高位，所述结点由二进制的量子比特构成；对量子比特标号，最上层的父结点为：[0,1,2,3,4,5,6]，即7个量子比特；用父结点中的量子比特数除以2并取上界，得到左孩子有低位的4个量子比特，即[0,1,2,3]，相应右孩子有高位的3个量子比特即[4,5,6]；重复此过程直到左孩子和右孩子中只有一个量子比特形成二叉树；按照层序遍历的顺序，对二叉树的每个非叶子结点进行低位进位和高位+1；所述低位进位和高位+1，基于受控+1门、受控非门CX、半经典进位门carrier实现，受控+1门为+1电路的受控电路，carrier为半经典的进位器；低位进位和高位+1的实现电路设置有由上至下依次排列的逻辑输入、、，分别表示、、对应量子比特的状态；由上至下依次排列的逻辑输出、、，分别表示、、随时间经门作用后的状态； 按从左到右的时间顺序，低位进位和高位+1的实现电路的构造包括： S5.1、以对应量子比特为控制位，在和对应的量子比特上施加受控+1门，当控制位为1时受控+1门工作； S5.2、以对应量子比特为控制位，在和对应的量子比特上施加受控非门； S5.3、在、和对应的量子比特上施加carrier门； S5.4、以对应量子比特为控制位，在和对应的量子比特上施加受控+1门，当控制位为1时受控+1门工作； S5.5、在、和对应的量子比特上施加carrier门； S5.6、以对应量子比特为控制位，在和对应的量子比特上施加受控非门； 对于叶子结点，如果与的一个量子比特相对应的的二进制位为1，在这个量子比特上施加一个X门，反之什么也不做； S6.使用半经典的比较器以及半经典常数加法电路来构造半经典常数模加电路； 所述半经典常数模加电路，基于门，受控门，受控门、电路、非门实现；门由执行半经典的比较器得到，受控门为半经典常数加法电路的受控电路，控制位为0时工作，受控门为半经典常数加法电路的受控电路，控制位为1时工作； 半经典常数模加电路的逻辑输入包括：位由上至下依次排列的逻辑输入，用于表示对应量子比特的状态，位由上至下依次排列的逻辑输入，用于表示对应量子比特的状态，1位逻辑输入，用于表示对应量子比特的状态；逻辑输出包括：位由上至下依次排列的逻辑输出，位由上至下依次排列的逻辑输出，1位逻辑输出，用于表示、和0对应量子比特随时间经门作用后的状态，为不小于2的正整数；半经典常数模加电路功能为计算，按从左到右的时间顺序：在、和对应的量子比特上施加门；以对应的量子比特位控制位，在和对应的量子比特上施加受控门，当控制位为0时受控门工作；以对应的量子比特位控制位，在和对应的量子比特上施加受控门，当控制位为1时受控门工作；在、和对应的量子比特上施加门；在对应的量子比特上施加非门； S7.使用半经典常数模加电路来构造半经典的out-of-place常数模乘电路； S8.使用半经典的out-of-place的常数模乘电路，来构造半经典的in-place常数模乘电路。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人重庆邮电大学，其通讯地址为：400065 重庆市南岸区崇文路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。