买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉华中科技大学;北京大学申请的专利一种基于DRAM的存内逻辑运算电路及系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119513035B 。

龙图腾网通过国家知识产权局官网在2025-11-21发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411492093.4，技术领域涉及：G06F15/78；该发明授权一种基于DRAM的存内逻辑运算电路及系统是由王超;赵元声;许家瑞;吴燕庆设计研发完成，并于2024-10-24向国家知识产权局提交的专利申请。

本一种基于DRAM的存内逻辑运算电路及系统在说明书摘要公布了：本发明属于集成电路技术领域，公开了一种基于DRAM的存内逻辑运算电路及系统。存内逻辑运算电路包括两个DRAM单元和用于产生逻辑运算结果的灵敏放大器。所述存内逻辑运算电路将一组逻辑输入信号定义为DRAM单元的存储内容，另一组逻辑输入信号定义为电路的读出控制信号，灵敏放大器的双相输出信号定义为逻辑运算的正、反相输出结果。在此基础上，本发明所提供的存内逻辑运算系统包含至少一个上述存内逻辑运算电路，写字线、写位线、读字线译码及驱动电路，逻辑配置电路，控制电路。本发明在保持存内逻辑运算电路存储功能不被破坏的同时，提供了存内逻辑运算电路方案，提升了存内逻辑运算与存储器阵列的兼容性。

本发明授权一种基于DRAM的存内逻辑运算电路及系统在权利要求书中公布了：1.一种基于DRAM的存内逻辑运算电路，其特征在于，包括：基于DRAM的存内逻辑计算单元和灵敏放大器；其中，所述存内逻辑计算单元包括第一存储单元和第二存储单元； 第一存储单元和第二存储单元均包括写入管TW和N个连接后的读出管TR，N≥1；所述写入管TW的栅极接写字线，源极接写位线，漏极与所述N个连接后的读出管TR的第一端相连，该相连的节点为存储节点；所述N个连接后的读出管TR的第二端接读字线，第三端接读位线； 第一存储单元和第二存储单元的读位线连接在一起后，与所述灵敏放大器正输入端子相连；所述正输入端子接收到的信号与所述灵敏放大器反相输入端子接收的参考信号比较，产生逻辑运算结果； 其中，所述存内逻辑运算电路的第一组逻辑输入信号Din1，Din1′对应为第一存储单元和第二存储单元的存储节点电压，存储节点电压使读出管TR导通时表示逻辑“1”，使读出管TR关断时表示逻辑“0”；第二组逻辑输入信号Din2，Din2′对应为第一存储单元和第二存储单元所连接的读字线信号，读字线信号读使能时表示逻辑“1”，待机时表示逻辑“0”。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人华中科技大学;北京大学，其通讯地址为：430074 湖北省武汉市洪山区珞喻路1037号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。