Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 安徽大学徐国明获国家专利权

安徽大学徐国明获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉安徽大学申请的专利一种提高SRAM读写速度的电路实现方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN120126524B

龙图腾网通过国家知识产权局官网在2025-11-25发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202510244193.3,技术领域涉及:G11C11/412;该发明授权一种提高SRAM读写速度的电路实现方法是由徐国明;曹旭妍;高志莹;杨雨木;金睿;周扬;武薇薇设计研发完成,并于2025-03-03向国家知识产权局提交的专利申请。

一种提高SRAM读写速度的电路实现方法在说明书摘要公布了:本发明提供了一种提高SRAM读写速度的电路实现方法,属于电路设计技术领域,包括包括:SRAM储存单元,SRAM储存单元包括晶体管组件和反向器组件,晶体管组件包括晶体管一、晶体管二、晶体管三、晶体管四、晶体管五和晶体管六,反向器组件包括反相器一和反相器二;该发明有益效果:通过在架构与连接方式的改进设计,使同一行的存储单元在读写时被同时使能,同一列的存储单元共用数据传输线路,不仅简化了电路的控制逻辑,减少了信号传输路径上的冗余环节,还能有效提高数据传输的效率,加快整体读写速度,同时将读写操作划分为多个阶段,使得在一个时钟周期内可以同时进行不同存储单元的不同操作阶段,充分利用时间资源,提升读写速度。

本发明授权一种提高SRAM读写速度的电路实现方法在权利要求书中公布了:1.一种提高SRAM读写速度的电路实现方法,包括:SRAM储存单元,其特征在于,所述SRAM储存单元包括晶体管组件和反向器组件,所述晶体管组件包括晶体管一1、晶体管二2、晶体管三3、晶体管四6、晶体管五7和晶体管六8,所述反向器组件包括反相器一4和反相器二5,所述晶体管二2连接有RWL1,所述RWL1连接有RBL1,所述晶体管三3连接有BL、WWL和Q节点,所述晶体管四6连接有BLB和QB节点,所述晶体管五7连接有RWL2,所述RWL2连接有RBL2,所述SRAM储存单元设有若干个,若干个所述SRAM储存单元呈n行m列阵列分布,若干个所述SRAM储存单元中包含多个存储单元bitcell; 电路中,RWL1为第一读字线,RBL1为第一读取位线,BL为位线,WWL为写字线,BLB为反向位线,RWL2为第二读字线,RBL2为第二取位线; 具体步骤如下: S1:在SRAM输入时钟的高电平时间内,进行地址1的译码,从RWL11-RWL1n中选择一路打开,且选中的RWL1x在SRAM输入时钟从高切低的时刻拉高,此时,地址译码电路采用并行与分段相结合的译码方式,快速将地址信号转换为行选通信号; S2:在SRAM输入时钟的低电平时间内,对选中的bitcell进行读写操作,通过RBL11-RBL1m读取出对应的数据,同时,进行地址2的译码,从RWL21-RWL2n中选择一路打开,选中的RWL2x在SRAM输入时钟从低切高的时刻拉高; S3:在SRAM输入时钟再次切为高电平时间内,对当前选中的bitcell进行读写操作,通过RBL21-RBL2m读取出对应的数据,与此同时,进行地址3的译码,从RWL11-RWL1n中选择一路打开,选中的RWL1x在SRAM输入时钟从高切低的时刻拉高; S4:按照上述S1-S3流水线算法实现方式持续进行,直至最后一个地址读取完毕,完成整个SRAM的读写操作。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人安徽大学,其通讯地址为:230039 安徽省合肥市蜀山区肥西路3号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。