买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉重庆邮电大学申请的专利一种高频时钟占空比校准电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115800960B 。

龙图腾网通过国家知识产权局官网在2025-11-28发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211338121.8，技术领域涉及：H03K3/017；该发明授权一种高频时钟占空比校准电路是由周前能;陈际宇;李红娟设计研发完成，并于2022-10-28向国家知识产权局提交的专利申请。

本一种高频时钟占空比校准电路在说明书摘要公布了：本发明请求保护一种高频时钟占空比校准电路，属于微电子技术领域。包括时钟占空比检测电路及时钟占空比调整电路。本发明采用时钟占空比检测电路及跨导运算放大器构成负反馈补偿电路技术使输入时钟占空比小于50％时输出时钟高电平时间小于低电平时间，调整电容C1～C2的电压，将电容的变化电压转为电流并调整PMOS管M18及NMOS管M25的漏极电流，进而校准时钟占空比；采用多支路占空比调整电路及由PMOS管M7～M8构成共模反馈等技术，使得输入时钟占空比小于50％时开关S1～S3逐个关断及开关S4～S6逐个开启，使得时钟信号的校准值达到输入时钟信号的偏移量，获得占空比为50％的输出时钟，从而实现一种高频时钟占空比校准电路。

本发明授权一种高频时钟占空比校准电路在权利要求书中公布了：1.一种高频时钟占空比校准电路，其特征在于，包括：时钟占空比检测电路1及时钟占空比调整电路2，其中，所述时钟占空比检测电路1的信号输出端接所述时钟占空比调整电路2的信号输入端，所述时钟占空比调整电路2的信号输出端接所述时钟占空比检测电路1的信号输入端，所述时钟占空比调整电路2产生输出时钟信号，所述时钟占空比检测电路1对所述时钟占空比调整电路2的输出时钟信号进行校准；所述时钟占空比调整电路2的输出时钟信号为所述时钟占空比检测电路1中的PMOS管M10及PMOS管M11的栅极提供控制信号，使得所述时钟占空比检测电路1中电容C1及电容C2获得相应的电压并为所述时钟占空比调整电路2提供控制信号，进而控制输出时钟信号上升沿的延时及下降沿的延时，从而获得输出时钟信号； 所述时钟占空比检测电路1包括：电流源Ibias、NMOS管M0、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、电容C1、电容C2以及单转互补信号电路STC，其中电流源Ibias的一端分别与PMOS管M1的源极、PMOS管M2的源极、PMOS管M7的源极、PMOS管M8的源极以及外部电源VDD相连，电流源Ibias的另一端分别与NMOS管M0的漏极、NMOS管M0的栅极以及NMOS管M5的栅极相连，NMOS管M0的源极分别与NMOS管M5的源极、NMOS管M6的源极、电容C1的一端、NMOS管M12的源极、NMOS管M13的源极、电容C2的一端以及外部地GND相连，PMOS管M1的栅极分别与PMOS管M2的栅极以及外部偏置VB相连，PMOS管M1的漏极与PMOS管M3的源极相连，PMOS管M3的栅极分别与PMOS管M3的漏极、PMOS管M4的栅极以及NMOS管M5的漏极相连，PMOS管M2的漏极与PMOS管M4的源极相连，PMOS管M4的漏极分别与NMOS管M6的漏极、NMOS管M6的栅极、PMOS管M9的栅极、NMOS管M12的栅极以及NMOS管M13的栅极相连，电容C1的另一端分别与PMOS管M7的栅极、PMOS管M10的漏极、NMOS管M12的漏极、逻辑电路logic的输入端H2以及跨导运算放大器Gm的反相输入端相连，电容C2的另一端分别与PMOS管M8的栅极、PMOS管M11的漏极、NMOS管M13的漏极、逻辑电路logic的输入端H1以及跨导运算放大器Gm的同相输入端相连，PMOS管M7的漏极分别与PMOS管M8的漏极以及PMOS管M9的源极相连，PMOS管M9的漏极分别与PMOS管M10的源极以及PMOS管M11的源极相连，PMOS管M10的栅极与单转互补信号电路STC的输出端CLK1n端相连，PMOS管M11的栅极与单转互补信号电路STC的输出端CLK1端相连。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人重庆邮电大学，其通讯地址为：400065 重庆市南岸区南山街道崇文路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。