买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉合肥工业大学申请的专利一种复用LBIST结构的物理不可克隆函数的签名生成方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120017287B 。

龙图腾网通过国家知识产权局官网在2025-12-02发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510249909.9，技术领域涉及：H04L9/32；该发明授权一种复用LBIST结构的物理不可克隆函数的签名生成方法是由梁华国;吕浩;鲁迎春;鲁宏亮;吴文俊设计研发完成，并于2025-03-04向国家知识产权局提交的专利申请。

本一种复用LBIST结构的物理不可克隆函数的签名生成方法在说明书摘要公布了：本发明公开了一种复用LBIST结构的物理不可克隆函数PUF的签名生成方法，包括：激励译码阶段，捕获时钟周期校准阶段，响应生成阶段，签名修正阶段。本发明能够在不改变电路原有LBIST主体结构的基础上实现PUF电路，从而实现了低资源开销同时，还能保证PUF足够的可靠性。

本发明授权一种复用LBIST结构的物理不可克隆函数的签名生成方法在权利要求书中公布了：1.一种复用LBIST结构的物理不可克隆函数PUF的签名生成方法，其特征在于，所述物理不可克隆函数PUF的电路包括：主控制器、补偿电路、时钟发生器、时钟延迟线、时钟切换电路、时钟屏蔽电路；其中，所述主控制器由激励译码模块、控制模块和校准模块组成；所述时钟发生器由一个用于产生基准时钟和偏移时钟的锁相环组成；所述复用LBIST结构包括：伪随机模式发生器、待测电路、多输入特征寄存器；其中，所述待测电路包含M条扫描链，每条扫描链中有N个触发器，所述签名生成方法是按如下步骤进行： 步骤1：在所述物理不可克隆函数PUF的激励译码阶段下，所述主控制器的激励译码模块接收外部输入的激励信号Challenge，并输出种子seed给所述伪随机模式发生器，用于初始化其初始状态，同时，输出捕获时刻CM和多输入特征寄存器的初始反馈系数fc给所述控制模块，并将激励译码完成信号decoder_fin置1； 步骤2：在所述物理不可克隆函数PUF的校准阶段下，控制模块控制所述校准模块对时钟切换电路输出的捕获时钟的周期Tcapture进行校准，并生成校准完成信号adjust_fin； 步骤2.1：若控制模块检测到所述激励译码完成信号decoder_fin为1，则初始化所述时钟延迟线的延迟基准时钟的上升沿的计数为0； 步骤2.2：时钟延迟线的延迟基准时钟的第1个时钟上升沿到来时，定义区间的左端点left和右端点right，并分别初始化为0和31，定义数组变量Array_Tcapture[32]，且所述数组变量Array_Tcapture[32]中存储有所述待测电路的所有测试路径的瞬态响应时间的中位数的90%至中位数的110%之间的区间值； 所述控制模块控制所述时钟发生器的偏移时钟的相位和所述时钟延迟线的时钟路径选择信号sel1，以改变所述捕获时钟周期Tcapture的取值为Array_Tcapture[left+right2-1]； 所述控制模块将多输入特征寄存器的初始反馈系数fc存放于多输入特征寄存器的反馈系数数组Array_c[M][N]中的第一行Array_c[0]，所述反馈系数数组Array_c[M][N]中的第2行Array_c[1]、第3行Array_c[2]、第4行Array_c[3]、……、第M行Array_c[M-1]依次存储有、、、……、； 所述控制模块将时钟切换电路的时钟切换信号sel2置1，使得全局时钟CLK切换至相移时钟，同时将校准开始信号adjust_flag置1，并记录补偿电路的输出信号CCO的当前状态； 所述激励译码模块将激励译码完成信号decoder_fin清零； 步骤2.3：延迟基准时钟的第2个时钟上升沿到来时，若校准模块检测到校准开始信号adjust_flag为1，则将补偿电路的时钟使能信号sel3置1，用于使能补偿电路的时钟；同时，所述控制模块将时钟切换信号sel2清零，使得全局时钟CLK切换至原始时钟，同时将校准开始信号adjust_flag清零，并控制时钟发生器的偏移时钟的相位和所述时钟路径选择信号sel1，以改变所述捕获时钟周期Tcapture的取值为Array_Tcapture[left+right2]； 步骤2.4：延迟基准时钟的第3个时钟上升沿到来时，校准模块将补偿电路的时钟使能信号sel3清零，用于失能补偿电路的时钟，并将所述控制模块将时钟切换信号sel2置1，使得全局时钟CLK切换至相移时钟，同时记录补偿电路的输出信号CCO的当前状态，若补偿电路的输出信号CCO的当前状态与前一状态相反，则令补偿电路的输出状态数组变量CCO_state[0]=1；反之，令补偿电路的输出状态数组变量CCO_state[0]=0； 步骤2.5：延迟基准时钟的第4个时钟上升沿到来时，校准模块将补偿电路的时钟使能信号sel3置1，用于使能补偿电路的时钟，同时控制模块控将时钟切换信号sel2清零，使得全局时钟CLK切换至原始时钟，并控制时钟发生器的偏移时钟的相位和所述时钟路径选择信号sel1，以改变所述捕获时钟周期Tcapture的取值为Array_Tcapture[left+right2+1]； 步骤2.6：延迟基准时钟的第5个时钟上升沿到来时，校准模块将补偿电路的时钟使能信号sel3清零，用于失能补偿电路的时钟，控制模块将时钟切换信号sel2置1，使得全局时钟CLK切换至相移时钟，同时记录补偿电路的输出信号CCO的当前状态，若补偿电路的输出信号CCO的当前状态与前一状态相反，则令补偿电路的输出状态数组变量CCO_state[1]=1；反之，令补偿电路的输出状态数组变量CCO_state[1]=0； 步骤2.7：延迟基准时钟的第6个时钟上升沿到来时，校准模块将补偿电路时钟使能信号sel3置1，用于使能补偿电路的时钟，控制模块将时钟切换信号sel2清零，使得全局时钟CLK切换至原始时钟； 步骤2.8：延迟基准时钟的第7个时钟上升沿到来时，校准模块将补偿电路的时钟使能信号sel3清零，用于失能补偿电路的时钟，同时若补偿电路的输出状态数组变量CCO_state[0]=1且CCO_state[1]=1，则校准模块将校准完成信号adjust_fin置为3；若补偿电路的输出状态数组变量CCO_state[0]=0、CCO_state[1]=0且补偿电路的输出信号CCO的当前状态与前一时钟状态相反，则校准模块将校准完成信号adjust_fin置为3；反之，校准模块设置校准完成信号adjust_fin为2CCO_state[0]； 步骤2.9：延迟基准时钟的第8个时钟上升沿到来时，若校准完成信号adjust_fin为3，则控制模块设置区间左端点left和右端点right分别为0和31，同时，校准模块将补偿电路的输出状态数组变量CCO_state[0]、CCO_state[1]和校准完成信号adjust_fin清零后，执行步骤3； 若校准完成信号adjust_fin为2，则控制模块设置区间的左端点left为left+right2，同时控制时钟发生器的偏移时钟的相位和所述时钟路径选择信号sel1，以改变所述捕获时钟周期Tcapture的取值为Array_Tcapture[left+right2-1]，并将时钟切换信号sel2置1，使得全局时钟CLK切换至相移时钟，同时，校准模块将补偿电路的输出状态数组变量CCO_state[0]、CCO_state[1]和校准完成信号adjust_fin清零，并初始化所述时钟延迟线的延迟基准时钟的上升沿的计数为0后，返回步骤2.3顺序执行； 若校准完成信号adjust_fin为1，则控制模块设置区间的右端点right为left+right2，同时控制时钟发生器的偏移时钟的相位和所述时钟路径选择信号sel1，以改变所述捕获时钟周期Tcapture的取值为Array_Tcapture[left+right2-1]，并将时钟切换信号sel2置1，使得全局时钟CLK切换至相移时钟，同时，校准模块将补偿电路的输出状态数组变量CCO_state[0]、CCO_state[1]和校准完成信号adjust_fin清零，并初始化所述时钟延迟线的延迟基准时钟的上升沿的计数为0后，返回步骤2.3顺序执行； 步骤3：在所述物理不可克隆函数PUF的响应生成阶段下，生成原始响应和冗余响应： 步骤3.1：将所述物理不可克隆函数PUF的已生成响应个数cnt、所述反馈系数数组Array_c[M][N]的行索引c_index和所述时钟延迟线的延迟基准时钟的上升沿的个数均初始化为0； 步骤3.2：延迟基准时钟的第1时钟上升沿到来时，控制模块将伪随机模式发生器的复位信号rst_prpg清零，防止一直复位伪随机模式发生器中的触发器； 步骤3.3：延迟基准时钟的第CM个时钟上升沿到来时，若所述已生成响应个数cnt为0，则控制模块将时钟切换信号sel2置1，使得全局时钟CLK切换至相移时钟，并将时钟屏蔽电路的时钟使能信号sel4置1，用于失能多输入特征寄存器的时钟，并将所述复用LBIST结构的扫描使能信号SCAN_EN清零，使得所述扫描链工作与功能模式； 若所述已生成响应个数cnt不为0，则控制模块将多输入特征寄存器的复位信号rst_misr置1，用于复位多输入特征寄存器中的触发器，将时钟切换信号sel2置1，使得全局时钟CLK切换至相移时钟，将时钟屏蔽电路的时钟使能信号sel4置1，用于失能多输入特征寄存器的时钟，并将扫描使能信号SCAN_EN清零，使得所述扫描链工作与功能模式； 步骤3.4：延迟基准时钟的下降沿到来时，控制模块将扫描使能信号SCAN_EN置1，使得所述扫描链工作与扫描模式； 步骤3.5：延迟基准时钟的第CM+1个时钟上升沿到来时，控制模块将多输入特征寄存器的复位信号rst_misr清零，防止一直复位多输入特征寄存器中的触发器，将时钟切换信号sel2清零，使得全局时钟CLK切换至原始时钟，将时钟使能信号sel4清零，用于使能多输入特征寄存器的时钟，同时若已生成响应个数cnt大于0，则多输入特征寄存器的输出端OUT开始输出冗余响应的第一位，并在基准时钟的下一个时钟上升沿到来时，依次输出冗余响应的下一位，直至输出冗余响应的M-1位； 步骤3.6：延迟基准时钟的第CM+M个时钟上升沿到来时，若已生成响应个数cnt大于0，则多输入特征寄存器的输出端OUT开始输出冗余响应的第M位，并在基准时钟的下一个时钟上升沿到来时，依次输出冗余响应的下一位，直至输出冗余响应的M+N-2位； 若已生成响应个数cnt为0，则多输入特征寄存器的输出端OUT开始输出原始响应的第一位，并在基准时钟的下一个时钟上升沿到来时，依次输出原始响应的下一位，直至输出原始响应的N-1位； 步骤3.7：延迟基准时钟的第CM+M+N-1个时钟上升沿到来时，若已生成响应个数cnt为0，则多输入特征寄存器的输出端OUT输出原始响应的第N位，即最后一位； 若已生成响应个数cnt大于0，则多输入特征寄存器的输出端OUT输出冗余响应的第M+N-1位，即最后一位； 若已生成响应个数cnt等于M，则控制模块将已生成响应个数cnt清零，同时将完成信号finish置1，并在延迟基准时钟的第CM+M+N个时钟上升沿到来时，控制模块将完成信号finish清零后，执行步骤4； 若已生成响应个数cnt小于M，则控制器将已生成响应个数cnt加1，并将伪随机模式发生器的复位信号rst_prpg置1，用于复位伪随机模式发生器中的触发器，同时设置反馈系数数组Array_c[M][N]的行索引c_index为，并初始化所述时钟延迟线的延迟基准时钟的上升的计数为0后，返回步骤3.2顺序执行； 步骤4：在所述物理不可克隆函数PUF的签名修正阶段下，将激励信号Challenge与冗余响应组成的冗余激励响应对与服务器中注册的冗余激励响应对进行对比，并将比对的结果用于列出线性方程组后进行求解，得到待测电路中发生反转的触发器，用于对原始响应进行修正，得到最终的签名，用于物联网的安全认证。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人合肥工业大学，其通讯地址为：230009 安徽省合肥市包河区屯溪路193号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。