Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请实施例公开一种晶体管及其制备方法、集成电路、电子设备, 涉及半导体技术领域。晶体管包括栅极、沟道层、第一极和第二极。栅极包括间隔层叠的多个第一栅导电层。沟道层位于相邻两个第一栅导电层之间, 沟道层具有伸出第一栅导电层的第一端和第二端。...
  • 本发明提供一种半导体器件及其版图设计方法。该半导体器件包括有源单元区和设置在其外围的至少两圈保护环结构, 仅最靠近有源单元区的第一圈保护环通过引出结构与外部电连接点电连接, 其余保护环不通过独立的引出结构与外部电连接点电连接。本发明的方法通...
  • 本发明公开了一种提高碳化硅MOSFET栅氧可靠性的结构和制造方法, 结构包括N-漂移区, N-漂移区的顶面沉积有互连金属层;在N-漂移区的顶端中部离子注入形成P阱;P阱内注入形成N+源区, N+源区的两侧和底面与P阱接触, N+源区包括重掺...
  • 提供一种载流子迁移率高的金属氧化物层、金属氧化物层的制造方法、半导体装置的制造方法。该金属氧化物层的制造方法包括形成结晶部的第一步骤及以结晶部为核形成具有结晶性的金属氧化物层的第二步骤。金属氧化物层包含铟。利用原子层沉积法形成金属氧化物层,...
  • 本申请涉及半导体非易失性存储设备技术领域, 特别是涉及一种顺电‑铁电薄膜、顺电‑铁电FET及顺电‑铁电FeMFET。所述顺电‑铁电薄膜包括:顺电‑铁电层;所述顺电‑铁电层为铪硅氧化物和过渡材料形成的量子阱层状结构, 或由独立的顺电层和独立的...
  • 本发明涉及半导体技术领域, 公开了一种改善遮蔽栅极沟槽空隙的方法, 包括:提供具有沟槽的半导体基板;在半导体基板的表面和沟槽处进行氧化物沉积形成栅极氧化层;对沟槽处的氧化层进行刻蚀, 刻蚀后沟槽由底部向开口处的沟槽宽度逐渐变大;在沟槽处进行...
  • 本发明提供了一种垂直栅极结构及其制作方法, 属于半导体领域。该垂直栅极结构制作方法包括提供一半导体基底结构。形成沟槽, 所述沟槽自所述阻挡层延伸至所述硅氧化层。在所述沟槽的侧壁形成防护膜;以阻挡层为掩模对衬底进行刻蚀, 形成深孔沟槽。在所述...
  • 本披露公开了一种金属硅化物阻挡层的制备方法及半导体器件。该制备方法包括:制备半导体器件结构, 半导体器件结构包括:衬底、位于衬底上方的栅极结构、氧化层和氮化硅层, 其中, 氧化层覆盖在衬底和栅极结构的表面, 氧化层经过致密度增强工艺处理, ...
  • 本发明涉一种高压硅堆及其生产方法及其组装用升降装置, 高压硅堆采用圆柱体轴向引线加方铜粒组合的结构, 圆柱形轴向引线, 同时铜粒与芯片采用单元化设计, 由铜粒夹多层芯片形成单元结构, 再以这种单元结构重复焊接, 配合升降装置和组装方法, 一...
  • 本发明提供一种功率模块及其适用的电源装置。功率模块包括第一MOSFET、第二MOSFET、第一源极引脚、第一漏极引脚以及第二漏极引脚。第一MOSFET包括第一漏极和第一源极。第二MOSFET包括第二漏极和第二源极。第二MOSFET和第一MO...
  • 本说明书公开的半导体装置具备第1半导体元件、第1导体板、第1绝缘层和导体电路图案。第1半导体元件具有设有第1电极及第2电极的一个表面和位于一个表面的相反侧的另一表面。第1导体板具有与第1半导体元件的一个表面对置的第1表面, 在第1表面中与第...
  • 本发明实施例提供了一种功率半导体器件封装结构和芯片, 该功率半导体器件封装结构, 包括:多个功率半导体器件模组;各个功率半导体器件模组依次包括:下层金属板、绝缘基板、上层金属板和功率半导体器件;多个功率半导体器件模组依次叠加, 相邻的功率半...
  • 本发明提供一种MOS器件及其制作方法, 该方法采用快速热氧化法在半导体衬底表面形成基础氧化层, 并在基础氧化层中引入氮直至其中的平均氮浓度达到预设值, 且氮离子浓度最大处远离基础氧化层/半导体衬底的界面分布, 然后进行氮化后退火处理并制作P...
  • 半导体装置及制造半导体装置的方法。一种制造电子装置的实例方法可包含设置装置晶片, 所述装置晶片包含有源区, 所述有源区包括与后段工艺(BEOL)区相对的前段工艺(FEOL)区。所述FEOL区可包含埋入式电力轨, 且所述BEOL区可包含具有从...
  • 本揭露提供半导体元件及用以制造其的方法。一种方法包含在基板上形成鳍;在鳍上形成栅极, 其中侧壁间隔物与栅极横向相邻;移除侧壁间隔物的上部;通过移除栅极的选定区段及移除位于选定区段下方的选定鳍形成空腔;以及在空腔中形成绝缘特征。
  • 本发明提供一种半导体结构及其制备方法, 外延层内JFET区域两侧的第一导电类型阱区内为第二导电类型重掺杂区, 第二导电类型重掺杂区远离JFET区域的一侧为第一导电类型重掺杂区;外延层远离衬底层的表面为沟槽结构。本发明利用沟槽结构对半导体结构...
  • 本发明公开了一种改善开关效率的SBR‑SGT MOSFET集成器件的制作方法, 包括以下步骤:在衬底上制作外延层和沟槽;在所述沟槽内形成第一氧化层后再填充第一多晶硅;通过蚀刻形成场氧化层和屏蔽栅多晶硅;第二氧化层和氮化硅层;在所述沟槽内填充...
  • 本申请涉及一种半导体器件及其制备方法、电子设备, 包括:提供衬底, 衬底上包括沿平行于衬底的第一表面的第一方向间隔分布的栅极, 以及位于相邻栅极之间, 且朝向衬底内延伸的初始沟槽;于初始沟槽的预设位置处形成牺牲氧化层后, 形成覆盖初始沟槽剩...
  • 本发明属于半导体技术领域, 具体涉及改善NMOS和PMOS高度差方法、半导体结构及器件, 包括:提供一中间制品, 包括PMOS区域和NMOS区域, PMOS区域和NMOS区域上均形成有多晶硅栅极结构及覆盖在多晶硅栅极结构外的第一氧化物层, ...
  • 本发明公开一种制作半导体元件的方法, 其主要先提供一基底包含一第一晶体管区以及一第二晶体管区, 然后形成一第一栅极结构于该第一晶体管区以及一第二栅极结构于该第二晶体管区, 其中第一栅极结构包含一第一硬掩模, 第二栅极结构包含一第二硬掩模, ...
技术分类