Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请公开了一种GaN射频器件及其测试方法。该GaN射频器件结构包括衬底、氮化镓缓冲层、氮化镓主体层、势垒层及绝缘层。顶部绝缘层表面设有两类开口形状不同的通孔, 通过在不同目标区域填充导电材料形成欧姆接触, 以测试不同电极配置下的器件性能。...
  • 本申请公开了一种双栅控制的氮化镓高电子迁移率晶体管及其制备方法, 涉及半导体器件领域, 氮化镓高电子迁移率晶体管包括:衬底;依次形成在衬底同一侧的半绝缘高阻层、n型掺杂层、背势垒层以及沟道层;电极结构, 电极结构位于沟道层背离衬底的一侧;电...
  • 本申请公开了一种具有鳍型栅的氮化镓高电子迁移率晶体管及其制备方法, 涉及半导体器件领域, 氮化镓高电子迁移率晶体管包括:衬底;依次形成在衬底同一侧的半绝缘高阻层、n型掺杂层、背势垒层以及沟道层;沟道层背离背势垒层一侧的表面包括沿第一方向依次...
  • 本申请提供一种单栅双向开关器件及制备方法, 该器件包括沿堆叠方向依次层叠的衬底、第一氧化镓层、第二氧化镓层和半导体材料层, 还包括第一电极、第二电极和栅极, 半导体材料层覆盖部分第二氧化镓层, 第一电极和第二电极位于第二氧化镓层远离第一氧化...
  • 本公开实施例提供了一种基于P型金刚石的高电子迁移率晶体管及其制备方法, 属于半导体技术领域。该高电子迁移率晶体管包括:金刚石衬底;P型金刚石层, 设置于金刚石衬底上, 用于形成二维空穴气通道;势垒层, 设置于P型金刚石层上, 用于促进二维空...
  • 本发明公开了一种具有空穴吸收层的异质结器件及制备工艺, 包括衬底层、缓冲层、异质结结构、调控层、栅接触层、空穴吸收层以及金属电极, 缓冲层设置于衬底层上, 异质结结构包括第一半导体层和第二半导体层, 第一半导体层和第二半导体层之间形成异质结...
  • 本发明提供了一种新型的基于沟道深电极的氮化镓双向器件及其制备方法, 在制备过程中在源极和漏极旁边加入了沟道深电极, 沟道深电极接触到二维电子气沟道以及缓冲层, 沟道深电极的电位与源极电位相同并且衬底电位可以与源极电位不相同, 不仅优化了双栅...
  • 本公开公开了一种具有高金属填充覆盖率的半导体芯片及其制备方法, 属于半导体技术领域。该半导体芯片包括衬底和半导体层;所述半导体层位于所述衬底的一面, 所述半导体层背向所述衬底的一面具有孔槽, 所述孔槽包括槽体部和槽口部, 所述槽体部的内侧壁...
  • 本申请公开了一种屏蔽栅沟槽型功率器件的制备方法、一种半导体器件的制备方法、一种用于屏蔽栅沟槽型功率器件的半导体结构及半导体器件, 其中, 该方法包括:提供半导体衬底, 所述半导体衬底中形成有沟槽;在所述沟槽表面形成第一氧化层;在所述沟槽中的...
  • 本发明提供了一种垂直沟道晶体管的制备方法及垂直沟道晶体管结构, 该垂直沟道晶体管的制备方法包括:在衬底上形成从下至上依次堆叠的底层源漏层、第一扩展层、沟道层、第二扩展层、顶层源漏层, 底层源漏层、沟道层和顶层源漏层的材料为硅, 第一扩展层和...
  • 本申请提供了一种MOSFET器件及其制备方法, 属于半导体领域。包括:制备P型衬底;对P型衬底进行刻蚀, 形成源极凹槽和漏极凹槽;采用MPCVD工艺在源极凹槽和漏极凹槽中制作硼氮共掺杂N型金刚石层;在P型衬底表面形成栅氧化层;分别在源极凹槽...
  • 本申请涉及一种提高铁电存储器极化保持性的方法, 该方法包括在斜切衬底上外延生长BiFeO₃薄膜, 通过改变薄膜厚度调控应力, 并结合反向电场脉冲实现电荷注入, 从而有效提升极化保持时间。斜切衬底具体为沿[100方向]、斜切角度为2°‑5°的...
  • 本申请涉及一种短沟道二维半导体器件的制备方法, 该方法包括:在第一衬底上制备石墨烯层, 在石墨烯上方通过激光直写制备金属电极, 通过源表施加电压使石墨烯中部断裂形成间隙;随后旋涂聚甲基丙烯酸甲酯并进行加热固化, 通过机械方式将该结构整体转移...
  • 本申请公开了一种SGT器件的制造方法, 涉及半导体器件技术领域, 包括:提供一衬底, 衬底中形成有沟槽;沉积形成第一氧化层;在沟槽内填充多晶硅;刻蚀去除沟槽外的第一多晶硅层;刻蚀减薄第一氧化层和第一多晶硅层;刻蚀第一区域沟槽内的第一多晶硅层...
  • 本申请公开了一种优化金属氧化物半导体场效应晶体管(MOSFET)特性的方法, 尤其适用于沟槽栅功率MOSFET的制造。该方法旨在解决因防止栅源漏电(IGSS)失效所需栅极深凹蚀与沟槽拐角塌肩影响注入轮廓之间的矛盾。该方法包括:形成栅导电层后...
  • 本发明实施例公开了一种碳化硅MOS管结构制作方法, 包括:生成外延层, 所述外延层具有第一表面和第二表面;在所述外延层上生成第一体区、第二体区和加强层, 所述第一体区和所述第二体区沿与第一方向交叉的第二方向延伸, 所述加强层位于所述第一体区...
  • 本发明涉及MOS半导体技术领域, 且公开了一种具有纳米片全环绕栅极的MOSFET结构及其制造工艺, 包括若干个相互并列的MOS元胞, 单个MOS元胞包括有漏极、半导体外延层、栅极、栅氧化层和源极, 半导体外延层包括有N衬底层、N漂移层、N阱...
  • 本发明提供一种用于ESD防护的多电流通路双向SCR器件, 包括:P型衬底, N型外延层, 第一P型埋层, N型埋层, 第二P型埋层, 第一P型阱区, N型阱区, 第二P型阱区, 阳极P+区, 阳极N+区, 浮空N+区, 阴极N+区, 阴极P...
  • 本发明公开了一种载流子存储层的精细控制制造方法, 旨在解决现有技术在高深宽比沟槽结构中难以精确控制载流子存储掺杂区的问题。该方法包括:对半导体衬底进行第一沟槽刻蚀, 并进行第一次离子注入形成载流子存储层;随后进行第二沟槽刻蚀, 形成更深的第...
  • 本发明涉及半导体技术领域, 尤其涉及一种平面栅IGBT器件及其制作方法, 该器件包括:衬底、掺杂区和栅极区, 以及与掺杂区一一对应设置的P型浮空区;栅极区位于衬底之上;掺杂区位于衬底上, 以及位于栅极区之下, 且位于栅极区的两端;掺杂区包括...
技术分类