Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供了一种屏蔽栅沟槽MOSFET器件及屏蔽栅沟槽MOSFET器件的制备方法,其中,外延层位于衬底上,外延层内具有第一沟槽;第一栅氧层位于第一沟槽的内壁面和外延层的表面;屏蔽栅位于第一沟槽内,屏蔽栅包括第一区、及位于第一区上的第二区;第...
  • 本发明公开了一种优化开关特性的SiC MOSFET器件结构及制备方法,提供一种降低反向输出电容Crss,增加输入电容Ciss,增加输出电容Coss来改善Crosstalk电压尖峰的碳化硅MOSFET器件及其制备方法,本发明通过在平面碳化硅M...
  • 本公开提供了一种半导体器件及其制造方法,该器件包括:半导体层;阱区,位于半导体层中;源区,位于阱区中;栅介质层,位于半导体层上;多个栅极导体,位于栅介质层上;以及栅极连接部,分别与多个栅极导体相连,其中,栅极连接部具有多个开孔,每个开孔通过...
  • 本发明提供MOS器件及其形成方法,MOS器件包括衬底和位于衬底上的栅极,栅极两侧形成有侧墙,栅极的顶表面、侧墙和相邻栅极之间的衬底上设置有刻蚀停止层;刻蚀停止层具有目标拉应力和目标介电常数,刻蚀停止层包括体区和表层,且刻蚀停止层的体区的拉应...
  • 本公开提供了一种半导体器件及其制造方法,可以应用于半导体技术领域。该半导体器件包括:绝缘体上半导体(SOI)衬底,包括基底衬底、基底衬底上的绝缘层以及绝缘层上的SOI层,绝缘层包括铁电层、铁电层上的缓冲层、缓冲层上的拓扑绝缘层;SOI层上的...
  • 本发明公开一种晶体管结构及其制造方法。晶体管结构包括基底、栅极、第一掺杂区、第二掺杂区以及栅介电层。基底具有主动区,主动区具有彼此相对的第一侧与第二侧。栅极设置于主动区中的基底上,其中栅极包括主体部、第一延伸部与第二延伸部,第一延伸部与第二...
  • 本发明涉及一种具有超晶格帽层的高电子迁移率晶体管及制备方法,属于半导体器件领域,自下而上依次包括衬底、GaN缓冲层、GaN沟道层、AlN插入层和AlGaN势垒层,AlGaN势垒层上方设置有超晶格帽层,超晶格帽层上方设置栅极金属;超晶格帽层由...
  • 本发明提供了一种氮化镓半导体器件及其制备方法,涉及半导体技术领域。氮化镓半导体器件包括依次叠层设置的基底、缓冲层、GaN沟道层及AlGaN势垒层,在所述AlGaN势垒层开设位于栅极下方的复合AlGaN纳米柱梯形凹槽,该复合AlGaN纳米柱梯...
  • 本发明提供一种HEMT器件及其制备方法,该HEMT器件包括半导体层、栅极结构、源极、漏极、电流优化结构及场板,其中,半导体层包括沟道层及势垒层;栅极结构位于势垒层上方;源极及漏极分别位于栅极结构两侧;电流优化结构包括位于栅极结构沿X方向两侧...
  • 本发明提供一种半导体器件及其制备方法,该半导体器件包括:半导体层、电流增强层、栅极结构、第一和二极及热优化结构,其中,半导体层包括第一和二区;电流增强层覆盖半导体层上表面;多个栅极结构分别位于第一和二区上方;第一和二极分别位于栅极结构两侧,...
  • 本发明公开了一种功率器件及其制备方法,功率器件包括:衬底;沟道层,势垒层,栅极结构覆盖部分势垒层;第一钝化结构覆盖栅极结构以及部分势垒层;第一钝化结构包括开口,开口暴露势垒层远离衬底的表面;开口至少包括第一开口,第一开口位于栅极结构邻近漏极...
  • 本公开提供了一种改善外延质量的晶体管及其制备方法,属于电力电子领域。该晶体管包括:衬底、超晶格缓冲层、沟道层和势垒层,所述超晶格缓冲层、所述沟道层和所述势垒层依次层叠在衬底上;所述超晶格缓冲层包括多个依次层叠的AlxGa(1‑x)N层,所述...
  • 本公开提供了一种晶体管及其制备方法。晶体管包括:沟道层、势垒层、第一介质层、第一金属层、第二介质层和第二金属层;势垒层、第一介质层、第一金属层、第二介质层和第二金属层依次层叠在沟道层上;第二介质层包括至少2个介质子层,介质子层为采用PECV...
  • 一种高电子迁移率晶体管及其制备方法、功率放大器和功率开关器,涉及半导体技术领域。高电子迁移率晶体管包括依次层叠连接的衬底、GaN层、AlGaN层和GaN帽层,GaN帽层背向AlGaN层的表面具有间隔设置的第一离子注入区和第二离子注入区,第一...
  • 本发明公开了一种改善沟道载流子迁移率的方法及半导体结构,属于半导体领域,首先在半导体衬底的有源区刻蚀第一凹槽,之后在第一凹槽内填充压电材料,形成压电材料层;在压电材料层中刻蚀第二凹槽;在第二凹槽内外延与该有源区的阱区类型相同的半导体材料,形...
  • 本发明公开了一种改善MOSFET漏电的方法,涉及半导体技术领域,包括以下步骤:在衬底表面的外延层上生长氧化层,并进行光刻、刻蚀和离子注入,再退火处理形成耐压结;其中,退火处理包括:将晶圆放入730‑770℃的炉管中,在氮气和氧气氛围下,先升...
  • 本申请公开了一种增强屏蔽栅沟槽MOSFET器件安全工作区能力的结构及制备方法,本方案通过在MOSFET器件的有源区沟槽中形成厚栅极氧化层和薄栅极氧化层区域,从而形成高阈值电压元胞和低阈值电压元胞,使得器件使用过程中当栅源电压较小时,低阈值电...
  • 本发明公开一种抗单粒子辐射功率MOSFET的制造方法,属于半导体器件领域。本发明在接触孔腐蚀之后、金属淀积之前,实施氦离子注入以引入缺陷;氦离子注入使用接触孔刻蚀的掩蔽层,为自对准注入;在金属淀积、金属刻蚀后,实施退火以稳定缺陷。缺陷的位置...
  • 本发明提供一种半导体器件结构的制备方法及半导体器件结构,所述半导体器件的制备方法包括:提供器件片和支撑片,所述器件片包括自中心至边缘依次分布的中心区域、中间区域和边缘区域;在所述支撑片的正面和背面中的至少一者上形成导热环;将所述器件片的正面...
  • 本发明提供一种高压LDMOS结构及制作方法,在漏端第一漂移区中设置分段式的STI结构,能够在器件表面形成低阻电流路径,提升器件电流密度,在N型漏端第一漂移区中设置有P型注入区,优化电场分布,能够提高器件击穿电压;并且,将位于分段式STI结构...
技术分类