Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明涉及一种基于多图神经网络与交叉注意力机制的抗真菌肽识别方法及系统。所述方法包括:采用蛋白语言模型对处理后的数据集提取序列特征,并提取结构特征;将每个氨基酸残基作为图节点,建立无向边,构建肽特征图输入至多图神经网络中,通过各个图神经网络...
  • 本发明涉及生物医学检测技术领域,公开基于血清蛋白质组学预测抗NMDAR脑炎疾病严重程度和预后的预测模型、系统及其构建方法,克服现有技术的缺陷和不足,构建的预测模型能够用于动态预测抗NMDAR脑炎急性期严重程度及长期预后,包括:采集抗NMDA...
  • 本发明公开了一种基于网络嵌套结构的药物靶标相互作用预测方法,属于生物信息技术与机器学习技术。所述方法首先构建药物靶标二分网络,然后量化网络嵌套性;该量化过程引入概率零模型计算期望违背量以校正节点度差异,并结合节点对的局部相似度作为加权因子。...
  • 本发明属于生物信息学领域,具体提供了基于多智元协作的分子关联预测方法及系统,方法中,根据预定义的特征维度将目标分子对的分子关联预测任务划分为多个子任务,包括结构关联预测任务、功能关联预测任务和相似度关联预测任务;将结构关联预测任务作为结构智...
  • 本发明公开了一种抗体Fab序列的结构预测方法及用户界面显示方法。涉及生物科技领域,该方法包括:获取待测抗体Fab序列;采用预先训练好的抗体结构预测模型对待测抗体Fab序列进行处理,得到待测抗体Fab序列的预测三维结构;其中,抗体结构预测模型...
  • 本发明提供一种存储芯片的调试方法、系统、设备及介质,调试方法包括向存储芯片依次施加不同类型的时钟信号;在每个类型的时钟信号下,向存储芯片传输测试指令和测试数据,获取存储芯片对于测试指令和测试数据进行采集并处理得到的实际输出响应,将存储芯片的...
  • 本发明涉及存储器测试技术领域,一种DDR5测试的数据分析与报告生成方法及系统,包括:利用内存测试机对DDR5内存进行时序测试及功能测试,得到时序数据及功能数据,基于数据传输延迟时序、建立时间时序及CL时序确认出时序测试评分,根据通过率及错误...
  • 本发明公开了一种DDR3存储器的校准方法及系统,包括通过锁定ck与读dqs相位关系、对齐写dqs与ck边沿、校准读通路、细调写dq信号时序并最终对齐写dqs与预期ck边沿的多环节精准调控,突破了现有校准方法对印制板布线时序一致性的严苛要求,...
  • 本申请涉及固件测试的技术领域,尤其涉及一种基于读干扰的数据恢复测试方法、装置、设备及存储介质。方法包括:对目标控制器进行预设功能禁用,得到待测试控制器;将测试数据顺序写入目标固态硬盘,形成测试数据区域,并从测试数据区域中确定局部存储区域;对...
  • 本申请提供了一种MRAM交流参数的测试方法、系统、介质与产品,涉及芯片测试技术领域,该方法包括:配置基于预先测量的误差延时值的校准延时值,对系统固有的信号传输偏斜进行补偿。在此基础上,通过对配置延时值进行步进调整,并利用主控芯片的延时控制引...
  • 本申请公开一种存储芯片的控制装置,控制装置包括第一控制设备和/或第二控制设备,第一控制设备和第二控制设备之间无法通信;开关器件,开关器件的第一端耦接第一存储芯片,在开关器件的第二端耦接第一控制设备时,第一控制设备控制开关器件的第一端和第二端...
  • 本公开提供存储器内建自测试方法和装置、测试系统及电子设备。所述存储器内建自测试方法包括:基于I2C通信协议获取测试开始使能信号;响应于测试开始使能信号,生成多组测试向量;基于存储器的工作时钟信号,将各组测试向量依次写入存储器,并从存储器读取...
  • 本申请公开了一种PMIC测试方法、装置及存储介质,涉及测试技术领域,包括:主控制器在各个测试脚本中获取目标测试脚本,并将目标测试脚本下发至时序同步与事件控制器;时序同步与事件控制器基于所述目标测试脚本调节所述可编程输入电源模块输出至所述待测...
  • 本申请公开了一种数据纠错方法、电子设备及计算机程序产品,涉及存储技术领域,数据纠错方法包括:对待检测数据进行校验得到校验结果;在校验结果为待检测数据存在错误的情况下,基于当前纠错轮次对应的已纠错信息,预测得到比特翻转条件阈值;基于比特翻转条...
  • 本发明提供一种性能高的存储器系统。多个存储器芯片分别包含多个第一存储区域。多个存储器芯片中的多个第一存储器芯片与多个通道分别连接。存储器控制器执行对多个第一存储器芯片各自的多个第一存储区域中的一个即第二存储区域的组保存第一数据的保存动作。在...
  • 本发明提供一种存储器系统,其抑制了由训练动作引起的性能下降。本发明的存储器系统的控制器能够执行第1写入动作及第2写入动作中的任一写入动作。第1写入动作中,控制器将作为写入对象的第1数据传输到存储装置,并使存储装置将第1数据存储于存储单元阵列...
  • 本公开涉及纠错装置及包括其的存储器装置。一种存储器装置包括:存储器核,其包括分组为多个单元组的多个单元块,每个单元组包括沿行方向设置的相邻单元块并与相邻单元组共用子字线驱动器;以及纠错电路,其被配置为在读取操作期间,通过利用校验矩阵对从存储...
  • 本发明涉及存储器失效修复技术领域,公开了一种通过优化多wafer堆叠的高带宽存储器失效修补方法,包括堆叠设置的多个DRAM wafer、缓冲die以及硅通孔TSV,包括:局部冗余资源配置:为每个DRAM wafer配置冗余存储单元;跨层全局...
  • 本申请涉及存储测试技术领域,公开了一种安全状态转换测试方法、装置、终端设备和可读存储介质。该方法应用于终端设备,终端设备与待测固态硬盘连接,该方法包括:响应于测试场景确认指令,确定目标测试场景,目标测试场景包括待测固态硬盘对应的安全状态之间...
  • 本公开涉及电路检测技术领域,具体涉及一种反熔丝芯片、检测电路以及反熔丝检测方法。反熔丝芯片包括:编程控制模块,与至少一个反熔丝存储单元的编程电压端连接;偏置‑选通控制模块,与至少一个反熔丝存储单元的偏置电压端连接;第一引脚,设置于反熔丝芯片...
技术分类