Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请涉及半导体领域,公开了一种MOS器件及其制造方法,包括:衬底;源极区和漏极区,位于衬底中;栅极,位于衬底的第一表面所在一侧;第一后道互联层,位于衬底的第一表面所在一侧,并通过第一导电结构与栅极、源极区和漏极区电连接;第二后道互联层,位...
  • 提供了一种堆叠半导体器件及其制造方法。该堆叠半导体器件包括:衬底;在衬底上的第一源极/漏极区;以及在第一源极/漏极区的垂直上方的第二源极/漏极区,第二源极/漏极区与第一源极/漏极区的第一部分和第二部分当中的第一部分垂直地重叠,其中衬底的顶表...
  • 本公开的各实施例涉及半导体器件及其设计方法。在不引起成对元件的特性变化的情况下,抑制了开发成本和开发周期的增加。在平面图中,多个MOS单元3Q彼此相邻地布置在半导体衬底的主表面上,多个MOS单元中的每个MOS单元由至少一个MOSFET组成并...
  • 一种集成电路装置可以包括:在竖直方向上延伸的至少一个第一半导体图案;连接到所述至少一个第一半导体图案在第一水平方向上的端部的第一源极/漏极区;在竖直方向上延伸并且在第二水平方向上与所述至少一个第一半导体图案间隔开的至少一个第二半导体图案;连...
  • 一种半导体装置包括:有源图案,在第一区域中包括多个沟道图案;栅电极,围绕所述多个沟道图案;掺杂底部图案,在第二区域中包括的第一阱区域和第二阱区域,第一阱区域具有第一导电类型,第二阱区域与第一阱区域在相同高度处并且具有第二导电类型;器件隔离层...
  • 本申请提供一种半导体结构及其形成方法,该半导体结构包括具有第一导电类型的一基底;位于基底上的一外延层,且外延层具有第一导电类型;一第一掺杂区域,自前述外延层的顶表面延伸至外延层中,且第一掺杂区域具有第一导电类型;位于第一掺杂区域中的第一元件...
  • 本发明提供了一种半导体器件及其制备方法,第一凹槽和第二凹槽从衬底的表面延伸至衬底内,并分别位于衬底的外围电路区和核心电路区中;未掺杂外延缓冲层覆盖第一凹槽的内壁;第一嵌入式外延层和第二嵌入式外延层分别填充第一凹槽和第二凹槽;第一栅极结构位于...
  • 本发明提供一种氮化镓晶体管组件。氮化镓晶体管组件包括半导体叠层、第一晶体管、第二晶体管、介电层、内连线结构以及电容结构。半导体叠层具有第一区及第二区。第一晶体管设置于半导体叠层的第一区之上。第二晶体管设置于半导体叠层的第二区之上。介电层设置...
  • 本申请提供了一种单片集成p‑GaN HEMT‑Si SBD器件及其制备方法,通过将p‑GaN HEMT和Si SBD单片集成,利用Si SBD的低开启电压,显著降低反向导通损耗。通过将p‑GaN HEMT和Si SBD单片集成,减小器件间外...
  • 本发明提供单片集成多沟道鳍形栅HEMT和凹槽SBD及制备方法,包括:衬底层、多沟道鳍形栅HEMT和凹槽阳极SBD;多沟道鳍形栅HEMT包括第一缓冲层、重复层叠的第一势垒层和第一沟道层、p‑GaN层、源极、漏极、介质层、栅极和多个凹槽;多个凹...
  • 本公开大体上涉及半浮动结隔离。在实例中,半导体装置包含外延层(106)、埋层(108)、深阱(112)、漂移阱(122、224)、接触阱(120、222)和接触区(126)。所述埋层(108)、所述深阱(112)、所述漂移阱(122、224...
  • 本发明提供抑制制造成本的增加及芯片尺寸的增加的半导体装置。半导体装置具备:第一电阻;第一开关元件,具有与第一电阻连接的第一端及彼此共同连接的第二端及栅极;第二开关元件,具有被输入比第一电压低的电压的第一端及与第一开关元件的第二端及栅极连接的...
  • 一种半导体结构的形成方法,包括:提供基底,基底包括用于形成栅极结构的栅极区、位于栅极区一侧的第一区域和位于栅极区另一侧的第二区域;在基底上形成覆盖第二区域的辅助层、以及位于辅助层的侧壁上且覆盖栅极区的栅极结构,辅助层和栅极结构暴露出第一区域...
  • 本发明提供一种硅锗工艺后的源漏极形成方法及半导体结构,方法包括如下步骤:提供一衬底,所述衬底包括PMOS区域和NMOS区域,所述PMOS区域和所述NMOS区域上形成有栅极结构,所述栅极结构存在高度差;在所述衬底上依次形成抗反射层和光刻胶层,...
  • 本发明提供了一种半导体器件的制备方法,在衬底上的栅极结构的侧壁形成保护层;在衬底上形成掩模层,掩模层还顺形覆盖衬底、保护层及栅极结构的顶部;打开栅极结构两侧的掩模层并刻蚀衬底,以形成凹槽;在凹槽中形成嵌入式外延层。本发明中的保护层仅位于栅极...
  • 本发明提供了一种半导体器件的制备方法,在衬底上形成若干栅极堆叠结构,每个栅极堆叠结构均包括位于衬底内的有源区上的第一部分以及位于衬底内的沟槽隔离结构上的第二部分;刻蚀第二部分两侧的沟槽隔离结构,以形成底部低于衬底的表面的第一凹槽;在栅极堆叠...
  • 本发明提供一种高压器件及其制作方法。所述高压器件的制作方法包括:提供顶面形成有垫氧化层的基底;在基底中形成多个隔离结构以及由多个隔离结构限定出的隔离墙和多个有源区,多个有源区包括相邻的第一有源区和第二有源区,隔离墙位于第一有源区和第二有源区...
  • 本发明涉及半导体封装与芯片供电技术领域,具体是一种基于电源晶圆的三维芯片堆叠供电系统及方法,所述系统包括集成电源晶圆、计算芯片及电源外围器件;集成电源晶圆内集成高密度电容阵列,表面形成再布线层,且配置分布式电压调节模块;计算芯片为已知合格芯...
  • 本发明公开了具有管芯堆叠体的微电子组件,所述管芯堆叠体被设置成使得所述堆叠体中的每一管芯的面正交于基底的面。每个管芯具有第一面和与第一面相对的第二面。管芯堆叠体包括多个管芯,其中每一管芯的面平行于管芯堆叠体中的其它管芯的面。管芯堆叠体设置于...
  • 本发明提供了一种功率模块及具有其的电力装置,其中,功率模块包括:第一导电层、第二导电层、第一芯片以及第二芯片,第一导电层上间隔设置有第一安装区域和第二安装区域,第一芯片设置在第一安装区域内并与第二导电层导电连接,第二芯片设置在第二导电层上,...
技术分类