Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供一种半桥功率模块、全桥功率模块和用电设备,半桥功率模块,半桥功率模块包括:基板,设有导电金属层,导电金属层包括直流正极区、交流区和直流负极区;电路单元,包括上桥和下桥,上桥设于直流正极区,下桥设于交流区,上桥包括第一宽禁带芯片组,...
  • 本公开至少一个实施例提供一种封装结构及其形成方法,所述封装结构包括:多个子封装,其中每个子封装包括第一封装基板、芯片、中间层和再分布结构;所述第一封装基板和所述再分布结构位于所述中间层的相对两侧,所述芯片嵌置于所述中间层中,且与所述第一封装...
  • 本发明公开了一种基于CASCODE模式的增强型Ga2O3 MOSFET功率器件及其制备方法;所述器件将耗尽型的β‑Ga2O3 MOSFET与增强型Si MOSFET通过引线键合的方式级联形成共源共栅结构而得,该结构具有更高的耐压、更低的损耗...
  • 本发明公开了一种共射极的绝缘栅双极型晶体管模块,该模块中,模块外壳包括用于连接直流断路器的电源侧和负载侧的同电位的两个直流正极端子和两个直流负极端子;底板可拆卸连接所述模块外壳;覆铜陶瓷基板封装于模块外壳内且与底板相连,覆铜陶瓷基板包括具有...
  • 本发明涉及半导体封装技术领域,具体是一种基于晶圆级封装的电源与计算芯粒合封结构及方法,该结构包括作为封装载体的硅中介层或高密度再布线晶圆;至少一个集成电压调节模块的电源管理芯粒,至少一个计算芯粒,以及硅电容芯片、功率电感类集成无源器件;所有...
  • 一种集成器件以及集成模组,该集成器件包括:衬底、第一射频器件、第二射频器件、第一外连通孔和第一连接结构。衬底具有彼此相对的第一表面和第二表面;第一射频器件位于所述衬底的第一表面上;第二射频器件位于所述衬底的第二表面上;第一外连通孔从所述第一...
  • 本发明公开了一种单片集成式高耐受功率检波芯片,涉及高频毫米波器件技术领域。所述芯片包括衬底,所述衬底上形成有检波器电路,所述检波器电路包括射频输入端口,所述射频输入端口经射频匹配结构连接到检波路二极管的阴极,检波路二极管的阳极分别与检波路电...
  • 本公开提供一种方法,包括:在衬底上形成有源区域;在底部区域中的第一沟道和顶部区域中的第二沟道上形成栅极介电层;在底部区域中的栅极介电层上形成伪插塞;在顶部区域中的栅极介电层上和伪插塞的侧壁上沉积偶极子材料层;对偶极子材料层和伪插塞执行第一图...
  • 制造半导体器件的方法包括:在衬底上方形成第一有源区域和第二有源区域,在第一有源区域和第二有源区域之间沉积隔离结构,横跨第一有源区域与第二有源区域形成栅极结构,形成沟槽,沟槽将栅极结构分成第一段和第二段,在沟槽中沉积介电部件,减薄衬底和隔离结...
  • 在一些实施例中,说明一种半导体装置及其制造方法,该制造方法包括形成具有第一基底材料成分及第一浓度的第一导电类型掺杂剂的源极/漏极区;去除具有第一基底材料成分及第一浓度的第一导电类型掺杂剂的部分以暴露接触表面;及在接触表面磊晶形成接触层。接触...
  • 本发明公开了一种在BCD工艺中集成屏蔽栅沟槽MOSFET的方法及结构,所述方法包括以下步骤:提供衬底,在所述衬底上生长外延层并在所述外延层中形成隔离结构;在所述外延层上形成深沟槽结构并制备屏蔽栅沟槽MOSFET的屏蔽栅;在所述外延层上形成屏...
  • 本发明提供一种半导体器件及其制造方法,包括:提供基底,所述基底内形成有第一沟槽和第二沟槽;形成第一氧化层,所述第一氧化层覆盖所述第一沟槽及所述第二沟槽的侧壁及底壁,并覆盖所述基底的表面;沉积保护层,所述保护层顺形覆盖所述第一氧化层;选择性刻...
  • 本申请提供一种半导体器件及其制造方法,制造方法包括:提供半导体结构,其包括具有PMOS区和NMOS区的衬底,衬底上设置有栅极和包括第一材料层和第二材料层的侧墙材料层;形成覆盖半导体结构的表面的第一掩模层;在第一掩模层上形成抗反射层和第二掩模...
  • 本公开涉及一种轻掺杂漏极区域的制造方法与半导体元件,该方法包括:先确定衬底上多个第一导电类型的第一半导体元件各自的轻掺杂漏极区域的位置,作为目标注入位置;通过第一光罩的多个第一注入口同时向多个目标注入位置注入第一离子;通过第一光罩的多个第一...
  • 本发明公开了一种具有不同工作电压的晶体管的集成结构的制造方法,在生长中压栅氧化层之前,通过保留的硬掩膜层保护高电压晶体管区域及低电压晶体管区域,避免高电压晶体管区域及低电压晶体管区域的有源区上方额外生长栅氧化层,从而能避免后续使用大量酸液去...
  • 提供了半导体器件及其形成方法。示例性方法包括:在衬底上方形成半导体层堆叠件,半导体层堆叠件具有位于下部沟道层上方的上部沟道层,形成半导体层,半导体层包括对下部沟道层引起压缩应变的下部部分和对上部沟道层引起拉伸应变的上部部分,其中下部部分与上...
  • 本发明涉及IGBT结构技术领域,公开了一种可软恢复的IGBT结构,包括位于器件正面的MOS栅极结构、二极管阳极结构、承受器件耐压的n漂移层、位于n漂移层下方并用于优化器件内部电场的场截止层,所述n漂移层与场截止层之间设置有一层渐变掺杂的n型...
  • 本发明公开一种半导体装置及其形成方法,包括基底、第一晶体管以及第二晶体管。第一晶体管包括设置在基底上的两个第一源极/漏极结构、多个通道层和第一栅极结构。通道层分隔地设置在第一源极/漏极结构之间,而第一栅极结构环绕通道层。第二晶体管包括设置在...
  • 本发明公开一种半导体元件,包括一基底、一埋入氧化层位于该基底中,该埋入氧化层邻近该基底的一表面、一栅极介电层位于该基底上并且覆盖该埋入氧化层、一栅极结构位于该栅极介电层上,并且重叠该埋入氧化层,以及一源极区及一漏极区分别位于该栅极结构两侧的...
  • 本申请的实施例提供了半导体器件及其形成方法。半导体器件可以包括第一源极/漏极区域、位于第一源极/漏极区域的侧壁上的第一纳米结构、位于第一纳米结构周围的第一栅极结构、位于第一栅极结构上的第一隔离区域和第二隔离区域以及位于第一源极/漏极区域和第...
技术分类