Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种半导体结构, 包括在基板上的半导体层、在半导体层上的栅极结构、在栅极结构及半导体层上连续延伸且包括在栅极结构的上表面上的第三部分、第一部分及相较第一部分更接近第三部分的第二部分的第一介电层、在至少第一部分上的蚀刻停止层、在蚀刻停止层上的...
  • 一种半导体结构, 包括基板、在基板上的半导体层、在半导体层上的栅极结构、在栅极结构及半导体层上连续延伸且包括第一部分及第二部分的第一介电层、在第一介电层的至少第一部分上的蚀刻停止层、在蚀刻停止层上的第二介电层, 以及场板。场板包括在第二介电...
  • 本发明提供了一种半导体器件的制备方法, 包括:提供衬底, 衬底包括高压区、源漏区和隔离区;形成氮化硅层覆盖衬底, 并刻蚀去除隔离区上至少部分厚度的氮化硅层;刻蚀去除高压区上部分厚度的氮化硅层, 刻蚀后高压区上的氮化硅层和源漏区上的氮化硅层具...
  • 本申请涉及一种栅极形成方法、半导体器件及电子设备, 包括:提供衬底, 衬底上包括沿第一方向交替排列的多个层间介质层、多个栅沟槽;栅沟槽底部包括湿法刻蚀残留的第一离子;对衬底执行第一等离子体处理工艺, 同步清除第一离子并使得栅沟槽底部形成含第...
  • 本发明涉及半导体制造技术领域, 公开了采用高K金属栅的MOS管栅极形成系统。系统的材料沉积调控模块分析沉积均匀性与厚度稳定性匹配程度, 生成材料沉积控制参数集;界面处理优化模块基于该参数集调整腔体界面处理均衡性, 生成界面处理优化参数集;栅...
  • 在半导体器件中形成SIC/栅极电介质界面层的方法。本文中, 形成半导体器件的方法可以包括在其表面处形成包括碳化硅的半导体衬底, 通过移除氧化物种、碳簇或其他污染物来清洁半导体衬底的表面区域, 以及在半导体衬底的清洁表面上方形成电介质层。所述...
  • 本发明涉及一种场限环终端结构、制作方法和半导体功率器件, 所述场限环终端结构包括外延层, 所述外延层的上端设有主结和主结外侧的预设数量的场限环;场限环通过离子注入和退火工艺制成, 退火前, 最内侧的场限环与主结接触, 各个场限环相对主结的距...
  • 本发明提供一种能够抑制电流崩塌发生的半导体装置。实施方式涉及的半导体装置具备第1半导体层、第2半导体层、第1电极、第2电极、栅极电极和第3半导体层。第1半导体层含有Alx1Ga1‑x1N(0≤x1<1)。第2半导体层含有Alx2Ga1‑x2...
  • 本发明提供了一种抑制p型氧化物半导体薄膜晶体管反型电子电流的器件及制备方法, 其中, 器件包括:衬底, 衬底具有第一表面;栅极, 栅极设于第一表面;栅介质层, 栅介质层设于栅极背离衬底的一侧;半导体层, 半导体层设于栅介质层背离栅介质层的一...
  • 本发明涉及MOS半导体技术领域, 且公开了集成渐变掺杂场限环的SiC VDMOSFET终端保护结构及其制备工艺, 包括若干个相互并列的MOS元胞, 单个所述MOS元胞包括漏极、半导体外延层、栅极、栅氧化层以及源极, 其中栅氧化层覆盖在栅极的...
  • 本发明公开一种提升多边形元胞S iC MOS器件鲁棒性的器件结构及其制备方法, 通过优化版图设计在保留原有的JFET区的情况下于JFET区内设置屏蔽区, 即形成为与阱区相接合且自该阱区沿元胞阵列的对角线方向延伸, 并与对角线的阱相连, 屏蔽...
  • 本公开涉及半导体装置及其制造方法。一种半导体装置包括具有第一主表面的半导体主体。半导体主体包括第一导电型的源极区、第二导电型的主体区和第一导电型的漂移区。第一沟槽沿着第一方向从半导体主体的第一主表面延伸到半导体主体中。第一栅极电极位于第一沟...
  • 用于横向扩散金属氧化物半导体器件的结构和形成用于横向扩散金属氧化物半导体器件的结构的方法。该结构包括位于半导体衬底中的漏极和源极。源极包括具有第一终端、第二终端和位于第一终端与第二终端之间的长度的源极区。该结构还包括位于半导体衬底中的浅沟槽...
  • 一种栅极全环绕场效晶体管(gate‑all‑around field effect transistor, GAAFET)包含基板、源极结构、漏极结构、至少一通道、以及栅极结构。源极结构与漏极结构设于基板上。所述至少一通道的每一者延伸至源极...
  • 本发明提供一种半导体结构及其形成方法, 其中, 半导体结构包括:衬底, 所述衬底包括器件区和位于所述器件区之间的隔断区;沟道凸起部, 位于所述器件区的衬底上;绝缘凸起部, 位于所述隔断区的衬底上;隔离结构, 位于所述沟道凸起部和绝缘凸起部侧...
  • 本发明提供了一种沟槽型MOS器件及其制造方法, 外延层设置于衬底的上表面;第一沟槽、第二沟槽、第三沟槽的底部延伸至外延层内;第一沟槽、第二沟槽、第三沟槽的深度、宽度均相等;第一沟槽、第二沟槽、第三沟槽呈凸形;第一沟槽、第二沟槽、第三沟槽的底...
  • 本公开的各实施例涉及半导体器件及其制造方法。一种半导体器件包括半导体衬底、势垒金属层和接触插塞。半导体衬底包括金属硅化物区域。接触沟槽被提供在半导体衬底中。势垒金属层被形成在接触沟槽内。接触插塞被形成在势垒金属层上。金属硅化物区域与势垒金属...
  • 一种半导体器件包括:下层间绝缘层;绝缘图案, 在下层间绝缘层的上表面上沿第一方向延伸;有源图案, 在绝缘图案的上表面上沿第一方向延伸;多个纳米片, 在有源图案的上表面上沿第三方向堆叠;栅电极, 在有源图案的上表面上沿第二方向延伸;第一源/漏...
  • 一种功率MOS管及其制造方法, 包括:衬底;外延, 位于该衬底的正面;第一沟槽, 形成于该外延中;第二沟槽, 形成于该外延中;漏极, 形成于该衬底的背面;其中, 围绕该第一沟槽形成栅极的第一部分和第一源极, 该第一源极、该栅极的第一部分和该...
  • 本发明提供了一种GaN HEMT器件、P‑GaN延伸层的制备方法, 属于半导体领域。本发明提供了一种GaN HEMT器件, 包括依次层叠的P‑GaN层和AlGaN垒势层;所述P‑GaN层的内部插入有插入层, 水平方向上, 所述插入层与P‑G...
技术分类