买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜无锡橙芯微电子科技有限公司申请的专利采用屏蔽栅的超结MOSFET结构和制作方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN110391302B 。

龙图腾网通过国家知识产权局官网在2024-07-23发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：201910765366.0，技术领域涉及：H01L29/786；该发明授权采用屏蔽栅的超结MOSFET结构和制作方法是由钱振华;张艳旺设计研发完成，并于2019-08-19向国家知识产权局提交的专利申请。

本采用屏蔽栅的超结MOSFET结构和制作方法在说明书摘要公布了：本发明涉及属于半导体器件的制造技术领域，具体是一种采用屏蔽栅的超结MOSFET结构和制作方法，所述采用屏蔽栅超结的MOSFET包括：半导体基板，所述半导体基板包括第一导电类型衬底层和外延层，所述外延层设于所述第一导电类型衬底层上，所述外延层上开设有X向并排的第一沟槽，所述第一沟槽沿Y向延伸，所述第一沟槽分为上部和下部，所述第一沟槽下部为屏蔽栅区，上部为栅极区，所述屏蔽栅区和栅极区之间通过氧化层隔开；所述屏蔽栅区包括屏蔽栅和位于所述屏蔽栅两侧和底面的屏蔽栅氧化层，所述栅极区包括栅极多晶硅和位于所述栅极多晶硅两侧的栅氧化层。所述器件成为一个三维电荷平衡器件，能够在提高耐压降低电阻的同时，调节器件动态特性。

本发明授权采用屏蔽栅的超结MOSFET结构和制作方法在权利要求书中公布了：1.一种采用屏蔽栅超结的MOSFET制作方法，其特征在于，所述采用屏蔽栅超结的MOSFET包括：半导体基板，所述半导体基板包括第一导电类型衬底层（1）和外延层（2），所述外延层（2）设于所述第一导电类型衬底层（1）上，所述外延层（2）的上表面为半导体基板的第一表面，外延层（2）的下表面为半导体基板的第二表面；所述外延层（2）上开设有X向并排的第一沟槽（3），所述第一沟槽（3）沿Y向延伸，所述第一沟槽（3）分为上部和下部，所述第一沟槽（3）下部为屏蔽栅区（4），上部为栅极区（5），所述屏蔽栅区（4）和栅极区（5）之间通过氧化层隔开；所述屏蔽栅区（4）包括屏蔽栅（410）和位于所述屏蔽栅（410）两侧和底面的屏蔽栅氧化层（420），所述栅极区（5）包括栅极多晶硅（510）和位于所述栅极多晶硅（510）两侧的栅氧化层（520）；所述第一沟槽（3）之间的外延层（2）中设有第二导电类型体区（6），所述第二导电类型体区（6）上设有第一导电类型源极区（7），所述半导体基板的第一主面上设有绝缘介质层（8），所述绝缘介质层（8）中设有源极接触孔（9），所述源极接触孔（9）中填充有金属，所述绝缘介质层（8）上设有源极金属层（10），所述源极金属层（10）通过所述源极接触孔（9）中的金属与第二导电类型体区（6）连接，且与第一导电类型源极区（7）欧姆接触；所述外延层（2）包括相连或连为一体的第一导电类型外延层（210）和第二导电类型外延层（220），所述第一导电类型外延层（210）和第二导电类型外延层（220）在Z向上交替排列；所述采用屏蔽栅超结的MOSFET制作方法具体包括以下步骤：S1：提供第一导电类型掺杂衬底，在所述第一导电类型掺杂衬底上生长出相连或连为一体的第一导电类型外延层（210）和第二导电类型外延层（220），所述第一导电类型外延层（210）和第二导电类型外延层（220）在Z向上交替排列；S2：对半导体基板的第一主面进行刻蚀，在外延层（2）中形成X向并排的第一沟槽（3），所述第一沟槽（3）沿Y向延伸；S3：采用热氧生长工艺，在第一沟槽（3）的表面上生长出第一氧化层（310）；S4：在所述第一沟槽（3）中沉淀多晶硅，并对多晶硅进行回刻，只保留第一沟槽（3）下部的多晶硅形成屏蔽栅（410）；S5：刻蚀掉第一沟槽（3）上部表面的第一氧化层（310），保留第一沟槽（3）下部表面的第一氧化层（310）形成屏蔽栅氧化层（420）；S6：在所述第一沟槽（3）上部侧表面和屏蔽栅（410）上表面生长出第二氧化层（320）；S7：所述第一沟槽（3）上部中沉淀多晶硅，并对多晶硅进行回刻形成栅极多晶硅（510），所述栅极多晶硅（510）的两侧为栅氧化层（520）；S8：在两个第一沟槽（3）之间先注入第二导电类型杂质形成第二导电类型体区（6），在所述第二导电类型体区（6）上再注入第一导电类型杂质形成第一导电类型源极区（7）；S9：在第一主面上淀积绝缘介质层（8），对绝缘介质层（8）进行刻蚀，在第二导电类型体区（6）上方形成穿通第一导电类型源极区（7）的源极接触孔（9）；S10：在源极接触孔（9）内填充金属，并对金属进行刻蚀，形成源极金属层（10）；S1所述的步骤具体包括：S110：提供第一导电类型掺杂衬底，在所述第一导电类型掺杂衬底上生长出第一导电类型外延层（210）：S120：在第一导电类型外延层（210）中，沿X方向刻蚀出第二沟槽，第二沟槽在Z方向间隔排列；S130：在所述第二沟槽中生长出第二导电类型外延层（220），从而形成第一导电类型外延层（210）和第二导电类型外延层（220）在Z向上交替排列的外延层（2）结构。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人无锡橙芯微电子科技有限公司，其通讯地址为：214063 江苏省无锡市滨湖区建筑西路777号A10栋207；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。