买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜无锡英迪芯微电子科技股份有限公司申请的专利时钟分频电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119382693B 。

龙图腾网通过国家知识产权局官网在2025-04-25发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411897095.1，技术领域涉及：H03K21/00；该发明授权时钟分频电路是由廖巨华;张军;李丰军;庄健设计研发完成，并于2024-12-23向国家知识产权局提交的专利申请。

本时钟分频电路在说明书摘要公布了：本发明公开了一种时钟分频电路。该时钟分频电路包括计数器逻辑电路、目标时钟清除电路和逻辑控制电路；计数器逻辑电路用于根据内部时钟信号的上升沿对分频比进行减一计数，确定第一计数值；根据内部时钟信号的下降沿存储第一计数值为第二计数值，并在第一计数值等于0时输出分频周期起始信号；目标时钟清除电路用于在分频周期内根据内部时钟信号的上升沿对分频比和占空比进行逻辑运算，形成分频周期内占空比的控制信号；逻辑控制电路用于根据分频比、第一计数值、第二计数值和控制信号形成目标时钟信号。可以增加时钟分频电路的频率和占空比的调节范围，提高了时钟分频电路的性能。

本发明授权时钟分频电路在权利要求书中公布了：1.一种时钟分频电路，其特征在于，包括计数器逻辑电路、目标时钟清除电路和逻辑控制电路；所述计数器逻辑电路的输入端用于输入内部时钟信号以及目标时钟信号的分频比，所述目标时钟清除电路的输入端用于输入所述内部时钟信号、所述分频比和所述目标时钟信号的占空比；所述逻辑控制电路的输入端与所述计数器逻辑电路的输出端和所述目标时钟清除电路的输出端连接；所述计数器逻辑电路用于根据所述内部时钟信号的上升沿对所述分频比进行减一计数，确定第一计数值；根据所述内部时钟信号的下降沿对所述分频比进行减一计数，确定第二计数值，并在所述第一计数值等于0时输出分频周期起始信号；所述目标时钟清除电路用于在分频周期内根据所述内部时钟信号的上升沿对所述分频比和所述占空比进行逻辑运算，形成所述分频周期内所述占空比的控制信号；所述逻辑控制电路用于根据所述分频比、所述第一计数值、所述第二计数值和所述控制信号形成所述目标时钟信号；所述分频周期为所述目标时钟信号的周期；所述计数器逻辑电路包括第一寄存器、第二寄存器、第一减法器、第一选择器、第一判断单元和第二选择器；所述第一寄存器的使能端用于输入所述内部时钟信号，所述第二寄存器的使能端用于输入所述内部时钟信号的反相信号；所述第一寄存器的输入端与所述第一选择器的输出端连接，所述第一寄存器的输出端与所述第二寄存器的输入端、所述第一减法器的输入端和所述第一判断单元的输入端连接，所述第一减法器的输出端与所述第一选择器的第一输入端连接，所述第一选择器的第二输入端用于输入所述分频比，所述第一选择器的控制端与所述第二选择器的输出端连接，所述第一判断单元的输出端与所述第二选择器的控制端连接，所述第二选择器的第一输入端用于输入逻辑0，所述第二选择器的第二输入端用于输入逻辑1；所述第一寄存器用于根据所述内部时钟信号的上升沿确定所述第一计数值；所述第二寄存器用于根据所述内部时钟信号的下降沿存储所述第一计数值为第二计数值；所述第一减法器用于对所述第一计数值进行减一，所述第一判断单元用于判断所述第一计数值是否为0，并在所述第一计数值为0时控制所述第二选择器选通所述第二选择器的第二输入端和输出端，以输出所述逻辑1作为所述分频周期起始信号；所述第一选择器用于根据所述分频周期起始信号选通所述第一选择器的第二输入端和输出端。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人无锡英迪芯微电子科技股份有限公司，其通讯地址为：214000 江苏省无锡市新吴区清源路18号530创业大厦C502；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。