买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜浙江合昕工业软件有限公司申请的专利一种用于延迟计算的精度测试平台获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119414203B 。

龙图腾网通过国家知识产权局官网在2025-04-25发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411453234.1，技术领域涉及：G06F30/33；该发明授权一种用于延迟计算的精度测试平台是由严超;乌子舒设计研发完成，并于2024-10-17向国家知识产权局提交的专利申请。

本一种用于延迟计算的精度测试平台在说明书摘要公布了：本发明公开了一种用于延迟计算的精度测试平台，测试数据采集模块，用于将集成电路的每条时序路径分解为多个独立的stage；测试数据库，用于以标准化格式存储各stage的计算所需信息；测试数据修改及文件生成模块，用于根据测试需求修改存储的stage数据，并将修改后的数据重构为符合特定EDA工具要求的设计文件；测试运行及评估模块，用于执行目标测试软件和对标的第三方软件，解析结果并进行对比分析。本发明公开的一种用于延迟计算的精度测试平台，解决在ASIC大规模设计中，计算精度评估的复杂性和单独模块验证的困难，通过提供一个标准化、模块化的测试环境，显著提高VLSI设计EDA工具的开发效率和准确性，同时提供与第三方软件工具对比的自动化流程。

本发明授权一种用于延迟计算的精度测试平台在权利要求书中公布了：1.一种用于延迟计算的精度测试平台，其特征在于，包括：测试数据采集模块，用于将集成电路的每条时序路径分解为多个独立的stage；对于测试数据采集模块具体实施为：进行时序路径分解，将集成电路的每条时序路径分解为多个stage，每个stage包含一个单输入单输出逻辑门和与之相连的用于连接一个或多个负载的一条导线；进行逻辑门处理，将多输入逻辑门拆分成多个等效的单输入单输出逻辑门；进行stage数据导出与标准化，定义统一的数据结构或文件格式，并为每种类型的数据创建标准化的字段和属性，从而确保数据的一致性和可互操作性以及索引功能；在stage数据导出与标准化中：进行寄生参数处理，导线上的寄生参数包括电阻和电容，默认导线的结构为树状结构，即一个导线有唯一的输入，并有一个或多个末端节点，每个节点上都有一个电容接地，且没有电阻接地，节点之间有且只有一个电阻相连，在任意两个非地结点之间没有电容，基于上述结构，使用4个数组来表示RC树结构；首先，对RC树结构从驱动端开始进行遍历，对每一个节点进行编号，遍历经过的电阻和电容的值会被依次保存在电阻数组和电容数组中，为了表示树的结构，链接数组用来储存电阻的父节点，末端节点数组用来储存末端节点的编号；标准单元库信息提取，提取用于时序计算的时序弧数据集，时序弧表示逻辑门的输入端和输出端之间的时序关系，包括延迟、跳变时间以及极性；时序弧建模分为非线性延迟模型、复合电流源模型和有效电流源模型，将逻辑门时序弧的非线性延迟模型中的延迟表格进行解析，将跳变时间固定为竖轴，输出负载固定为横轴，随后将二维中的延迟时间表以行的形式存储；对于单输入单输出逻辑门，每一个输入到输出都存在一个或多个时序弧，或者多输入逻辑门可能有多个输入端，经过对标准单元库的解析后，将每个输入端口到输出端口的时序弧数据提取，并将使用此时序弧的stage的编号相互对应，在对测试重构阶段，并为每个时序弧创建单独的单输入单输出逻辑门；stage时序约束，每一个stage的输入跳变时间是上一个stage的输出跳变时间，在将路径分割后进行记录时序约束；测试数据库，用于以标准化格式存储各stage的计算所需信息；测试数据修改及文件生成模块，用于根据测试需求修改存储的stage数据，并将修改后的数据重构为符合特定EDA工具要求的设计文件以及数据文件；测试运行及评估模块，用于执行目标EDA工具和对标的第三方软件，解析结果并进行对比分析。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人浙江合昕工业软件有限公司，其通讯地址为：314000 浙江省嘉兴市经济技术开发区昌盛南路36号嘉兴智慧产业创新园6幢902-2室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。