买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜黑龙江大学申请的专利含有三次非线性项的五维超混沌系统构建方法及其同步方法和混沌信号发生器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115442022B 。

龙图腾网通过国家知识产权局官网在2025-05-06发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211004721.0，技术领域涉及：H04L9/00；该发明授权含有三次非线性项的五维超混沌系统构建方法及其同步方法和混沌信号发生器是由丁群;王雅;李新雨;张艳鹏;邢亚男设计研发完成，并于2022-08-22向国家知识产权局提交的专利申请。

本含有三次非线性项的五维超混沌系统构建方法及其同步方法和混沌信号发生器在说明书摘要公布了：本发明公开一种含有三次非线性项的五维超混沌系统构建方法及其同步方法和混沌信号发生器，属于混沌系统技术领域，构造了一个含高次非线性项的新5‑D超混沌系统，解决现有混沌系统在数字域中抗退化能力差、安全性低等问题，数学模型表示如下：通过动力学特性分析证明该混沌系统最大lyapunov指数接近2，结合lyapunov稳定性定理与非线性控制理论本发明还提出了一种多变量非线性反馈同步控制器，基于FPGA设计并实现含高次项的高维复杂超混沌系统同步，能够大大缩短同步时间，从而提高整个系统工作性能，保证了混沌保密通信的实时性。

本发明授权含有三次非线性项的五维超混沌系统构建方法及其同步方法和混沌信号发生器在权利要求书中公布了：1.一种混沌信号发生器，包括电源单元、时钟单元、复位单元、FPGA数字电路单元和输出端口，其特征在于，所述FPGA数字电路单元采一种含有三次非线性项的五维超混沌系统的同步方法，生成驱动系统和响应系统，在同步控制器作用下，两个相同结果不同初始值的混沌系统能快速实现同步，FPGA数字电路单元使用的位宽采用24位的定点数格式，其中高6位为整数部分，低18位为小数部分，FPGA数字电路单元用于五维超混沌系统数学模型的描述，包括定点数乘法运算、定点数加法运算、数据四舍五入与饱和截位运算及最后的数值输出；使用Verilog语言编写状态机实现定点数乘法运算、定点数加法运算、数据四舍五入与饱和截位运算，其中，所述的一种含有三次非线性项的五维超混沌系统的同步方法，步骤如下：步骤一：在Qi超混沌系统基础上，同时添加维度和非线性项，构建含有三次非线性项的五维超混沌系统，数学模型表示如下： 其中，x,y,z,w,v为系统状态向量，a,b,c,d,l,f,h,j,p,k为系统常数参数，a＝14,b＝0.5,c＝2,d＝2,l＝6,f＝4.5,h＝3,j＝0.5,p＝15,k＝0.423；步骤二：然后将构建的五维超混沌系统充当驱动系统，则对应的响应系统为： 其中，x1,y1,z1,w1,v1为系统状态向量，u1-u5为同步控制器；步骤三：使用欧拉算法离散化处理驱动系统，数学模型表示如下：xn+1＝[ayn-bxn+cynzn+ynznwn]×T+xnyn+1＝[dxn+lyn-xnzn-fvn-xnznwn]×T+ynzn+1＝[-hzn+yn2+xnynwn]×T+znwn+1＝[-jynzn-pwn+xnynzn]×T+wnvn+1＝[kxn+vn]×T+vn3其中，xn,yn,zn,wn,vn是驱动系统的状态向量；使用欧拉算法离散化处理响应系统，数学模型表示如下：x1n+1＝[ay1n-bx1n+cy1nz1n+y1nz1nw1n]×T+x1n+u1y1n+1＝[dx1n+ly1n-x1nz1n-fv1n-x1nz1nw1n]×T+y1n+u2z1n+1＝[-hz1n+y1n2+x1ny1nw1n]×T+z1n+u3w1n+1＝[-jy1nz1n-pw1n+x1ny1n1z1n]×T+w1n+u4v1n+1＝[kx1n+v1n]×T+v1n+u54其中，T为采样步长，x1n,y1n,z1n,w1n,v1n是响应系统的状态向量；并且，响应系统和驱动系统的误差函数的数学模型表示为：Δex＝T×[aey-bex+cy1nz1n-ynzn+y1nz1nw1n-ynznwn]+u1Δey＝T×[dex+ley-x1nz1n-xnzn-fev-x1nz1nw1n+xnznwn]+u2Δez＝T×[-hez+y1n+yney+x1ny1nw1n-xnynwn]+u3Δe2＝T×[-jy1nz1n-ynzn-pew+x1ny1nnz1n-xnynzn]+u4Δev＝T×[kex+ev]+u55其中，ex＝x1n-xn，ey＝y1n-yn，ez＝z1n-zn，ew＝w1n-wn，ev＝v1n-vn，步骤四：设计同步控制器ui，i＝1,2,3,4,5，数学模型表示如下：u1＝xn-x1n-T×[aey+cy1nz1n-cynzn+y1nz1nw1n-ynznwn]u2＝yn-y1n-T×[dex+2ley-xnzn+x1nz1n-fev+xnznwn-x1nz1nw1n]u3＝zn-z1n-T×[eyy1n+yn+x1ny1nz1n-xnynzn]u4＝wn-w1n-T×[jynzn-y1nz1n+x1ny1nz1n-xnynzn]u5＝vn-v1n-T×[2kev+kex]6驱动系统和响应系统输入不同的初始值生成序列，驱动系统生成的序列输出至响应系统，在响应系统中循环迭代，响应系统除输出生成序列外，还输出两个系统生成序列的误差，当误差为0时，两个系统输出序列完全相同，即两系统实现完全同步；其中，驱动系统的状态机包括：1状态机为异步复位，当复位信号有效时，所有信号初始化，状态跳转至S0；2S0：将初始密钥tx_key[119:0]分别赋值得到chaos_x[119:96]，chaos_y[95:72]，chaos_z[71:48]，chaos_w[47:24]，chaos_v[23:0]，同时输出有效信号拉高，表明此时输出有效，状态跳转至S1；3S1：完成移位操作，输出有效信号拉低，通过将状态向量移位实现混沌方程中系数与状态向量相乘，完成后状态跳转至S2；4S2：当状态跳转至S2时，将S1的结果进行加法与减法运算，为防止两项相加溢出，运算结果需扩展一位符号位，在always块外完成多项式相乘及小数位处理操作，首先通过符号位和截断部分的特征判断是否需要进位：若数字为正，截掉部分的最高位为1，那么是需要产生进位的，若数字为负，需判断截断部分的最高位以及除最高位的其他位是否有1，若有则不需要进位，计算出进位后，将进位加到截掉小数位后的数字上完成四舍五入的操作，同时为防止加上进位时溢出，需进行一位符号位扩展，状态跳转至S3；5S3：在S2中已完成小数位处理，在S3中处理整数位，需要截掉多出的整数位：若待截掉部分和截掉后的最高位相同，即全为0或全为1，说明待截掉部分为符号位的扩展，直接截掉；若不相同，则判断符号位，若为正则将其变为所需要格式数据所能存储的最大值，若为负则将其变为所需要格式数据所能存储的最小值，并将最后结果赋值给chaos_x，chaos_y，chaos_z，chaos_w，chaos_v，输出有效信号拉高，状态跳转至S1，数据传输至响应系统，一组数据生成结束；其中，响应系统的状态机包括：1状态机为异步复位，当复位信号有效时，所有信号初始化，状态跳转至S00；2S00：将初始密钥rx_key[119:0]分别赋值得到syn_x[119:96]，syn_y[95:72]，syn_z[71:48]，syn_w[47:24]，syn_v[23:0]；首次输出为初始密钥值，在第二轮迭代中，驱动系统的输出将输入至响应系统参与循环迭代，输出有效信号拉高，表明此时输出有效，状态跳转至S01；3S01：完成移位操作，输出有效信号拉低，通过将状态向量移位实现混沌方程中系数与状态向量相乘；在响应系统模块中，输出需增加error信号，error信号值为syn信号与chaos信号差值，在S01输出，此时error有效信号拉高，完成后状态跳转至S02；4S02：将S01结果进行加法与减法运算，为防止两项相加溢出，运算结果需扩展一位符号位，同样在always块外完成小数位处理，error有效信号拉低，状态跳转至S03；5S03：在S02中已完成小数位处理，在S03中处理整数位，需要截掉多出的整数位，并将最后结果赋值给syn_x，syn_y，syn_z，syn_w，syn_v，输出有效信号拉高，状态跳转至S01，数据输出，一组数据生成结束。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人黑龙江大学，其通讯地址为：150000 黑龙江省哈尔滨市南岗区学府路74号黑龙江大学电子工程学院；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。