买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜中国科学院合肥物质科学研究院申请的专利一种基于异构平台的神经网络推理加速方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114742225B 。

龙图腾网通过国家知识产权局官网在2025-05-27发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210361419.4，技术领域涉及：G06N5/046；该发明授权一种基于异构平台的神经网络推理加速方法是由张俊;秦文强;李芳;任亭亭;李文静;黎伟设计研发完成，并于2022-04-07向国家知识产权局提交的专利申请。

本一种基于异构平台的神经网络推理加速方法在说明书摘要公布了：本发明的一种基于异构平台的神经网络推理加速方法，包括利用处理器+FPGA的异构平台搭建神经网络加速器推理的硬件系统，处理器负责逻辑控制，FPGA负责对计算密集型任务并行加速，充分发挥异构平台的优势；首先在FPGA中设计神经网络加速器，神经网络加速器包括普通卷积模块、深度可分离卷积模块、全连接模块、池化模块、批归一化模块、激活函数模块，来完成神经网络卷积计算与输出数据的处理。然后，利用卷积分块、并行卷积计算、缓存的设置与优化、数据流优化、流水化来进行有效加速，提高了卷积神经网络加速器的运算速度和资源利用率。本发明可用于加速包含普通卷积、深度可分离卷积、批归一化、激活函数、池化、全连接算子的卷积神经网络的前向推理。

本发明授权一种基于异构平台的神经网络推理加速方法在权利要求书中公布了：1.一种基于异构平台的神经网络推理加速方法，基于异构平台，所述异构平台包括处理器和FPGA的片上系统，其特征在于，包括以下步骤：在FPGA中设计神经网络加速器，神经网络加速器包括计算模块和数据处理模块来完成神经网络卷积计算与输出数据的处理；然后采用缓存的设置与优化、流水化、数据流优化的方法来加快神经网络前向推理过程；其中，所述计算模块包括普通卷积模块、深度可分离卷积模块、全连接模块；所述数据处理模块包括池化模块、批归一化模块、激活函数模块；所述普通卷积模块对卷积进行分块计算，每次只进行固定块大小的输入和卷积核权重之间的卷积计算，再通过滑动窗口的方式依次完成所有输出特征图上像素点的计算；深度可分离卷积模块包括深度卷积模块和逐点卷积模块；深度卷积的一个卷积核只有一个通道，一个卷积核只负责卷积输入特征图的一个通道，产生的输出特征图通道数和输入通道数一样；逐点卷积模块的卷积核尺寸为1x1xD，D为上一层卷积输出的通道数；全连接模块复用普通卷积部分，通过AXI_Lite总线设置输入的规模为1x1xC，其中C为通道数；池化模块包括最大池化和平均池化，通过配置相应寄存器的值来选择；最大池化仅为逻辑运算，输入数据通过比较器比较，输出一个最大值；平均池化利用加法器将输入数据加和然后通过移位寄存器实现除法计算，从而求出平均值；批归一化模块对普通卷积模块和深度可分离卷积模块的输出进行数据归一化处理；所述采用缓存的设置与优化、流水化、数据流优化的方法来加快神经网络前向推理过程，具体包括：缓存的设置与优化，在FPGA中的片上BRAM存储器，分别设置输入缓存:IN[Tn][Tic][Tir]、权重缓存：W[Tm][Tn][Tkc][Tkr]、输出缓存:OUT[Tm][Toc][Tor]，缓存的大小根据卷积分块变量大小来确定；使用缓存分割方法，对输入和输出缓存的通道维度进行分割，对权重缓存的输入和输出通道两个维度进行分割，使其分布在不同的BRAM区块，增加其输入输出端口的数量，同时进行读写操作；将输入缓存划分为Tn个独立的缓存块，权重缓存划分为Tm*Tn个独立的缓存块，输出缓存划分为Tm个独立的缓存块；数据流优化，为采用双缓冲+乒乓操作方法进行任务级数据流的并行优化，即在FPGA的片上BRAM中设置两块同样大小的输入缓存、权重缓存、输出缓存，利用“乒乓”数据传输机制，将读取数据、卷积计算和写回结果同时进行；所述普通卷积模块对卷积进行分块计算，每次只进行固定块大小的输入和卷积核权重之间的卷积计算，再通过滑动窗口的方式依次完成所有输出特征图上像素点的计算，具体包括：首先采用卷积分块策略，通过分时复用卷积块单元来完成整个卷积的计算，分块变量分别为输出分块的通道数：Tm、宽：Toc、高：Tor，卷积核分块的宽：Tkc、高：Tkr，输入分块的通道数：Tn、宽：Tic、高：Tir，输入分块变量和输出分块变量满足如下关系：Tir＝Tor-1*S+Tkr、Tic＝Toc-1*S+Tkc，S为卷积核移动步长；分块变量通过卷积层的输出特征图尺寸和卷积核的大小来确定，并且受片上资源的制约；卷积计算由输出特征图内、输出通道、输入通道、卷积核内四个维度上嵌套的循环结构组成，并且在每个维度都存在并行性，通过调整卷积块内的嵌套循环的循环顺序，将输出通道和输入通道的循环置于最内层并且对这两个维度进行并行卷积计算，使卷积块中的外部循环不断复用内部的并行计算核心，完成整个卷积块单元的计算。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院合肥物质科学研究院，其通讯地址为：230031 安徽省合肥市蜀山区蜀山湖路350号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。