买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：英特尔公司

摘要：通过处理器的执行电路系统来接收并执行用于实施SNOW 3G无线安全操作的向量指令。执行电路系统接收第一指令的第一操作数，所述第一操作数指定了存储有限状态机FSM的当前状态的第一向量寄存器。所述执行电路系统还接收第一指令的第二操作数，所述第二操作数指定了存储更新所述FSM所需的线性反馈移位寄存器LFSR的数据元素的第二向量寄存器。执行电路系统执行第一指令以在第一指令的目的操作数中产生FSM的更新状态和FSM的输出。

主权项：一种装置，包括多个向量寄存器，其包括第一向量寄存器和第二向量寄存器；以及执行电路系统，其与所述多个向量寄存器耦合，所述执行电路系统能够操作用于：接收第一指令以实施SNOW 3G无线安全操作；接收所述第一指令的第一操作数，所述第一操作数指定了存储有限状态机FSM的当前状态的所述第一向量寄存器；接收所述第一指令的第二操作数，所述第二操作数指定了存储更新所述FSM所需的线性反馈移位寄存器LFSR的数据元素的所述第二向量寄存器；以及执行所述第一指令以在所述第一指令的目的操作数中产生所述FSM的更新状态和所述FSM的输出。

全文数据：用于加速无线安全算法的装置、方法和系统技术领域[0001]本公开涉及能够进行高效无线安全操作的微处理器以及相关联的指令集体系结构。背景技术[0002]在密码学中，流密码是一种对称密钥密码，其中，明文数字与伪随机密码数字流密钥流组合。在流密码中，一次一个地利用密钥流的相对应的数字来对每一个明文数字进行加密以生成所述密码文本流的数字。数字通常是一位，并且组合操作可以是异或XOR。通常，使用数字移位寄存器，由随机种子值连续地生成伪随机密钥流。种子值充当用于对密码文本流进行解密的加密密钥。[0003]流密码能够在软件中实现。然而，复杂的流密码能够使用超过一百行的C代码。甚至对于最优化后的汇编代码，可能需要大量的循环来生成用于复杂流密码的密钥流字节。而且，软件实现通常涉及到大量存储器存取。因此，软件实现不能为各种各样的应用提供足够的速度和能量效率。[0004]附图描述[0005]在附图的图中，通过举例的方式而不是限制的方式来示出实施例：[0006]图IA示出了在初始化模式下SNOW3G操作的图。[0007]图IB示出了在密钥流模式下SNOW3G操作的图。[0008]图2A-图2C示出了根据一个实施例的用于实施SNOW3G操作的三个向量指令。[0009]图3是根据一个实施例的示出了响应于第一向量指令而被实施的操作的流程图。[0010]图4是根据一个实施例的示出了响应于第二向量指令而被实施的操作的流程图。[0011]图5是根据一个实施例的示出了响应于第三向量指令而被实施的操作的流程图。[0012]图6是根据一个实施例的示出了使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。[0013]图7A是根据一个实施例的有序和乱序流水线的框图。[0014]图7B是根据一个实施例的有序和乱序核心的框图。[0015]图8A-图8B是根据一个实施例的更具体的示例性有序核心体系结构的框图。[0016]图9是根据一个实施例的处理器的框图。[0017]图10是根据一个实施例的系统的框图。[0018]图11是根据一个实施例的第二系统的框图。[0019]图12是根据本发明的实施例的第三系统的框图。[0020]图13是根据一个实施例的芯片上系统SoC的框图。具体实施方式[0021]在下面的描述中，阐述了若干具体细节。但是，应当理解的是本发明的实施例可以在不具有这些具体细节的情况来实施。在其他实例中，为避免使对该描述书的理解不清楚，没有具体示出公知的电路、结构和技术。[0022]SNOW3G的特征在于其高度的计算复杂度和长的执行时间。为了实现高速无线通信，译码操作需要具有时间效率。除了时间约束之外，译码操作还需要能效，因为移动设备通常具有有限的电池。[0023]SNOW3G是一种基于线性反馈移位寄存器LFSR的、具有608个状态位的算法。608位包括三个32位有限状态机FSM状态寄存器以及包含十六个双字（双字）的LFSRS卩，在LFSR中有512位）。用于更新状态并且产生输出字的计算包括多代置换盒S-Box变换和伽罗瓦Galois域相乘和取幂。SNOW3G能够通过软件来实现，这涉及到大量的计算和存储器存取。因此，SNOW3G的软件实现通常缓慢并且耗能多。[0024]与现有的软件解决方案相比，本文所描述的实施例提供了新的处理器指令，用于以显著改善的性能实施SNOW3G无线安全操作。在一个实施例中，新处理器指令包括用于更新有限状态机FSM的SN0W_FSMZ指令，以及用于更新线性反馈移位寄存器LFSR的SN0W_LFSRV指令和SN0W_LFSR1指令。这些指令中的每一指令都利用向量寄存器来实施高效的向量化计算。[0025]在描述新指令之前，解释SNOW3G无线安全算法的基本概念是有帮助的。SNOW3G算法使用具有十六个32位数据元素的LFSR其中每个数据元素都是双字dword的）以及具有三个32位状态寄存器Rl、R2和R3的FSM。启动时，LFSR的十六个双字被装载来自128位密钥和128位初始化变量的位组合。128位密钥包括四个32位字k0、kl、k2和1^3。128位初始化变量包括四个32位字IV0、IV1、IV2和IV3。下面，数字1代表全1双字OxffffffffIFSR中的十六个双字如下：[0030]在启动时，FSM被初始化为Rl=R2=R3=0。接着，FSM和LFSR在初始化模式下运行32次，在所述初始化模式中，FSM的输出用作LFSR更新的输入。[0031]在对FSM和LFSR进行了初始的32次更新之后，FSM多更新一次，FSM输出被抛弃。然后在密钥流模式下更新LFSR，之后是FSM的更新，产生32位输出F13FSM输出F与LFSR的双字sO进行异或，以产生32位密钥流输出Z，并且在密钥流模式下再次更新LFSR。FSM更新、Z输出和LFSR更新在循环中继续多次迭代，直至生成所需的密钥流输出的η个双字。[0032]图IA示出了在初始化模式下的LFSR120和FSM100的示例。在初始化模式下，32次LFSR启动更新中的每一次都是通过确定由Sll、S2、S0和FMS输出F生成的32位双字V来实施的。更新之前的LFSR120的双字S15至Sr‘向右移位”成为S14至S0,并且用V来更新S15。下面，II用作串联运算符，以及®是逐位异或XOR运算符。此外，s0.0||s0.1||s0.2||s0.3代表s0的四个字节，sO.O是s0的最高有效字节;并且令sll.〇||sll.l||sll.2||sll.3代表sll的四个字节，S11.〇是S11的最高有效字节。具体而言，在初始化模式下，V-CsO5II!s,2Ils0,3Il0x00ΦMUL«'s0,0θ«2ΦΌχ001!sILO!IsILΠί[0033][0034]在V的表达式中，MULa和DIVa是在SNOW3G中基于MULx和MULxPOW数学函数定义的函数。MULa和DIVa中的每一个将8位映射成32位。虽然MULa和DIVa二者均因为MULxPOW运算的递归要求而使得利用函数的数学定义实现复杂，但是按32位输出表的256输入项能够用于MULa函数和DIVa函数中的每一个g卩，每个函数为IK字节）。[0035]图IB示出了在密钥流模式下LFSR和FSM的示例。在密钥流模式下，利用sll、s2和s0来生成32位双字V。具体而言，V=也Hs!.2丨丨sOJIIOxKΦ办0,0®s2®削!U上所述，MULa和DIVa结果能够通过表查找来获得。[0036]在初始化模式和密钥流模式二者下，每个FSM更新使用两个32位LFSR双字。双字S15用来产生32位输出字F，并且S5用来更新FSM状态寄存器R1、R2和R3,其中R1、R2和R3中的每一个都是32位双字。在图IA和图IB中，代表整数相加模232SM输出F=sl5Rl®R2。随后，状态寄存器进行如下更新:首先，中间值r被计算为r=R2R3es5。然后，设置R3=S2R2，R2=S1Rl，并且Rl=r。[0037]在上面的计算中，SI和S2是32x32位S-BOX函数。SI是在高级加密标准AES密码中使用的RijndaelS-BoxSR。对于32位输入w=w〇||wlI|w2||w3，w0是最高有效字节，SRw=r〇||rl||r2||r3，r0是最高有效字节，r3是最低有效字节。输出中的字节r0、rl、r2和r3定义为：[0042]MULx函数被定义为：如果第一操作数（vl的最左（最高有效）位是1，则MULxvl，¥2=¥1〈〈81«¥2;否则，]\11]1^^1^2=¥1〈〈81其中〈〈8是左移8位。[0043]S2S-Box还基于四个8位到8位变换来实施32位到32位映射。用于S2的S-Box是在SNOW3G中定义的SQS-Box。类似于Sl的定义，对于32位输入w=w〇||wl||w2||w3，w0是最高有效字节，SQW=r〇||rl||r2||r3，r0是最高有效字节，以及r3是最高有效字节。输出中字节r0、rl、r2和r3定义为：[0048]上述的描述解释了SNOW3G无线安全算法的计算。本发明的实施例为指令集体系结构（ISA提供了新指令，以能够实现SNOW3G算法的高效计算。此处所描述的ISA支持单指令、多数据snro操作。并不是仅在一个数据元素或一对数据元素上运算的标量指令，SMD指令也称为压缩数据指令或向量指令可以同时或者并行地在多个数据元素或多对数据元素上进行运算。处理器可以响应于向量指令而具有并行执行硬件，以同时或者并行地实施多个操作。[0049]新指令和相对应的数据通路使处理器能够支持256位或512位体系结构向量寄存器，以便以每32位双字3循环的吞吐量来执行SNOW3G。在下面的描述中，术语YMM是指256位向量寄存器。虽然在下面的描述中使用YMM寄存器，但是应意识到的是在可选的实施例中可以使用其他向量寄存器例如，512位ZMM寄存器）。[0050]在一个实施例中，十六个32位数据元素S15至SO的LFSR状态存储在两个向量寄存器例如，两个YMM寄存器）中。由于FSM使用sl5和s5,并且需要sO和FFSM的32位输出）的XOR来产生Z32位密钥流输出），所以LFSR数据元素被组织在两个YMM寄存器内，sl5、s5和sO在同一YMM寄存器中。也即，FSM所需的LFSR数据元素被存储在同一向量寄存器中。[0051]在一个实施例中，SNOW3GLFSR可以被组织，使得其十六个数据元素存储在两个向量寄存器YMMl和YMM2中，如下：[0053]图2A示出了根据一个实施例的指令SN0W_LFSR1¥匪0、¥]\^1、¥]\^2。第一源寄存器YMMl具有更新前的双字815、86、85、84、83、82、81和8〇。第二源寄存器¥匪2具有更新前的双字814、813、812、811、810、89、88和87。目的寄存器丫匪0具有更新后的双字814、813、812、811、810、89、88和87更新后的双字在图24中以下划线示出）。处理器通过如下设定来执行指令:将YMMO双字0设定成更新前的YMMl双字0,以及将YMMO双字1-7设定成更新前的YMM2双字0-6。也即，指令将sl5从YMMl移位到YMMO的sl4,以及将sl4-s8从YMM2移位到YMMO的sl3-s7,如图2A所示。[0054]图2B示出了根据一个实施例的另一指令SN0W_LFSRV¥]\^0、¥匪1、¥]\^2。第一源寄存器YMMl具有更新前的双字815、86、85、84、83、82、81和8〇。第二源寄存器丫1^2具有更新前的^1"〇1814、813、812、811、810、89、88和87。处理器首先通过确定¥1^31?输出）来执行指令。V的数学表达式在上文中参考图IA和图IB进行了描述，并且重复如下。[0055]在初始化模式下，V=sU卩紙2JsOJI!侃ΚΦMULaSiXOΦs2Φ]IΦP。在一个实施例中，在SN0W_LFSRV指令执行之前LFSR输出F与源YMMl的双字5s2进行异或以生成V值。[0056]在密钥流模式下，[0057]sOJils0,2ISm3Si0x00}ΘMULaMM»Θs2Φ0x001si1,0Ils!LIIlsl!^®DIV«slIJ?p[0058]在初始化模式和密钥流模式二者下，MULas〇,〇和DIVasiI，3的结果能够通过并行实施的两个表查找来获得。在一个实施例中，MULa函数和DIVa函数中的每一个由256输入项表来支持，32位的输出在位于由处理器可存取的指令的执行数据路径中的只读存储器ROM中。在可选的实施例中，还可以使用其他形式的存储器。[0059]在确定V之后，目的寄存器YMMO双字0被设置成V，YMM0双字1被设置成YMM2双字7，以及YMMO双字2-7被设置成YMMl双字1-6。也即，指令将s7从YMM2移位成YMMO的s6,以及将s6-sl从YMMl移位成YMMO的s5-s0,如图2B所示。能够在3循环流水线中执行SN0W_LFSRV指令。[0060]图2C示出了又一指令SN0W_FSMZ¥]\^0、¥]\^1、¥112。该指令用来更新？5]\1状态并且生成下一FSM输出F。第一源寄存器YMMl存储更新前的Rl、R2和R3状态，第二源寄存器YMM2存储1^31?双字815、86、85、84、83、82、81和8〇。目的寄存器¥]\^0被写入更新后的1?1、1?2、1?3和输出F。因此，YMMO在逻辑上被划分成四个32位通道。由于更新后的R1、R2、R3和F是根据更新前的RUR2和R3计算得出，所以能够并行地计算Rl、R2、R3和F更新，并且结果能够存储到四个通道YMMO中。[0061]如上文参考图IA和图IB所描述的，通过评估SR和SQS-Box函数来计算对R2和R3的更新。对于32位输入W=w0IIwlIIw2IIw3,SRw的结果能够通过四个并行表查找SRw0、SRwl、SRw2、SRw3来获得;类似地，SQw的结果能够通过四个并行表查找SQwO、SQwl、SQw2、SQw3来获得。在一个实施例中，总共八个表能够存储在只读存储器中以便能够实现八个并行表查找。SR函数和SQ函数中的每一个将8位映射成8位；因此，每个函数能够由位于处理器可访问的指令的执行数据路径中的只读存储器ROM中的具有8位输出的256输入项表支持。在可选的实施例中，还可以使用其他形式的存储器。[0062]SN0W_FSMZ指令使处理器能够在S頂D流水线中执行R1、R2、R3和F的四个并行更新，包括用于SR函数和SQ函数的八个并行表查找。在一个实施例中，SIMD流水线可以是3循环snro流水线。指令从两个向量寄存器中读出并且写入一个向量寄存器中。相比而言，实施相同的FSM更新的软件程序将包括更多的指令并且招致更多的读和写存取。LFSR的数据元素被组织，使得FSM更新所需的一组LFSR双字被装载到一个向量寄存器中（S卩，SN0W_FSMZ的第二源操作数）。该向量寄存器还能够用作用于LFSR更新的SN0W_LFSR1和SN0W_LFSRV的源操作数。SNOW3G算法的计算被分区以最大化执行效率。使用新指令的SNOW3G的吞吐量取决于为指令分配的执行端口以及指令延迟。[0063]下面是使用三个新指令SN0W_LFSR1、SN0W_LFSRV和SN0W_FSMZ来实施SNOW3G无线安全操作的示例代码段。操作以YMM4中的FSM状态R1、R2和R3、YMM0中的LFSR双字sl5和s6-s0、以及YMMl中的LFSR双字sl4-s7开始。[0064]SN0W_FSMZYMM5，YMM4，YMM0*第一更新*[0065]SN0ff_LFSRVYMM2,YMMO,YMMl[0066]SN0ff_LFSRlYMM3,YMMO,YMMl[0067]MOVDYMM5,mem*将32位从YMM寄存器移至输出*[0068]SN0W_FSMZYMM4,YMM5，YMM2*第二更新*[0069]SN0ff_LFSRVYMMO,YMM2,YMM3[0070]SN0ff_LFSRlYMMl,YMM2,YMM3[0071]MOVDYMM4,mem*将32位从YMM寄存器移至输出*[0072]在第一更新中，YMMO具有FSM更新所需的LFSR双字。更新后的FSM状态在YMM5中，以及更新后的LFSR状态在YMM2和YMM3中，其中YMM2具有下一FSM更新所需的LFSR双字。在第二更新中，更新后的FSM状态在YMM4中，以及更新后的LFSR状态在YMMO和YMMl中，其中YMMO具有下一FSM更新所需的LFSR双字。因此，SNOW3G操作能够在第一更新和第二更新交替的循环中被实施。[0073]图3是根据一个实施例的用于实施SNOW3G无线安全操作的方法300的流程图。方法300以处理器更具体地为，诸如图7B的执行引擎单元750之类的执行电路系统接收第一指令以实施SNOW3G无线安全操作框310而开始。执行电路系统接收第一指令的第一操作数，其指定存储FSM例如，图IA和图IB的FSM100的当前状态的第一向量寄存器框320。执行电路系统还接收第一指令的第二操作数，其指定存储更新FSM所需的LFSR例如，图IA和图IB的LFSR120的数据元素的第二向量寄存器的框330。执行电路系统然后执行第一指令以在目的操作数中产生FSM的更新状态和FSM的输出框340。[0074]图4是根据一个实施例的用于实施对LFSR的更新的方法400的流程图。方法400以处理器更具体地为，诸如图7B的执行引擎单元750之类的执行电路系统接收第二指令以实施对LFSR的更新而开始框410。执行电路系统接收第二指令的第一操作数，其指定存储更新FSM所需的LFSR的数据元素的第二向量寄存器框420。执行电路系统还接收第二指令的第二操作数，其指定存储LFSR中的数据元素中的没有位于第二向量寄存器中的一半数据元素的第三向量寄存器框430。然后，执行电路系统执行第二指令以在目的操作数中产生LFSR的更新后的最左数据元素和LFSR的第一组移位的数据元素框440。[0075]图5是根据一个实施例的用于实施对LFSR的更新的方法500的流程图。方法500以处理器更具体地为，诸如图7B的执行引擎单元750之类的执行电路系统接收第三指令以实施对LFSR的更新而开始框510。执行电路系统接收第三指令的第一操作数，其指定存储更新FSM所需的LFSR的数据元素的第二向量寄存器框520。执行电路系统还接收第三指令的第二操作数，其指定存储LFSR中的数据元素没有位于第二向量寄存器中的一半数据元素的第三向量寄存器框530。然后，执行电路系统执行第三指令以在目的操作数中产生LFSR的第二组移位的数据元素框540。[0076]在各个实施例中，图3-图5的方法可以通过通用处理器、专用处理器例如，图形处理器或数字信号处理器）、或者另一类型的数字逻辑器件或指令处理装置来执行。在一些实施例中，图3-图5的方法可以通过处理器、装置或系统来实施，诸如图7A-图7B、图8A-图8B和图9-图13所示的实施例。而且，图7A-图7B、图8A-图8B和图9-图13所示的处理器、装置或系统可以实施与图3-图5的方法的那些相同、相似或不同的操作和方法的实施例。[0077]在一些实施例中，图7A-图7B、图8A-图8B和图9-图13的处理器、装置、或系统可以与指令转换器相结合地操作，所述指令转换器将指令从源指令集转换成目标指令集。例如，指令转换器可以将指令变换（例如，使用静态二进制变换、包括动态编译的动态二进制变换）、改变、仿真或以其他方式转换成要由核心处理的一个或多个其他指令。指令转换器可以被实现在软件、硬件、固件或其组合中。指令转换器可以在处理器上、在处理器外、或者部分在处理器以及部分在处理器外。[0078]图6是根据本发明实施例的对比软件指令转换器的使用的框图。在示出的实施例中，指令转换器是软件指令转换器，但是可选地指令转换器可以被实现在软件、固件、硬件、或其各种组合中。图6示出了可以使用x86编译器604来编译高级语言602的程序，以生成可以通过具有至少一个x86指令集核心616的处理器天然地执行的x86二进制代码606。具有至少一个x86指令集核心616的处理器代表了能够实施实质上与具有至少一个x86指令集核心的Intel处理器相同功能的任何处理器，实施实质上与具有至少一个x86指令集核心的Intel处理器相同功能通过兼容地执行或另外处理（IIntelx86指令集核心的指令集的实质部分或者2目标为在具有至少一个x86指令集核心的Intel处理器上运行的应用或其他软件的对象代码版本，以便实现与具有至少一个x86指令集核心的Intel处理器实质上相同的结果。x86编译器604代表了可操作以生成x86二进制代码606例如，对象代码的编译器，x86二进制代码606能够在通过或者不通过附加连接处理的情况下在具有至少一个x86指令集核心616的处理器上被执行。类似地，图6示出了可以使用可选的指令集编译器608来编译高级语言602的程序以生成可以通过不具有至少一个x86指令集核心614的处理器例如，具有执行Sunnyvale，CA的MIPSTechnoIogies的MIPS指令集和或执行Sunnyvale，CA的ARMHoldings的ARM指令集的核心的处理器天然地执行的可选的指令集二进制代码610。指令转换器612用来将x86二进制代码606转换成可以通过不具有x86指令集核心614的处理器天然地执行的代码。该转换后的代码不大可能与可选指令集二进制代码610相同，这是因为能够完成该点的指令转换器难以实现;但是，转换后的代码将实现普通操作并且由来自可选指令集的指令构成。因此，指令转换器612代表了软件、固件、硬件或其组合，通过仿真、模拟或任何其他处理，允许不具有x86指令集处理器或核心的处理器或其他电子设备执行x86二进制代码606。[0079]示例性核心体系结构[0080]有序和乱序核心框图[0081]图7A是示出了根据本发明实施例的示例性有序流水线和示例性寄存器重命名、乱序发射执行流水线二者的框图。图7B是根据本发明的实施例的示出了包括在处理器中的有序体系结构核心的示例性实施例和示例性寄存器重命名、乱序发射执行体系结构核心二者的框图。图7A和图7B中的实线框示出了有序流水线和有序核心，而虚线框的任选添加示出了寄存器重命名、乱序发射执行流水线和核心。假设有序方面是乱序方面的子集，将对乱序方面进行描述。[0082]在图7A中，处理器流水线700包括取得阶段702、长度解码阶段704、解码阶段706、分配阶段708、重命名阶段710、调度也称为分派或发射阶段712、寄存器读存储器读阶段714、执行阶段716、写回存储器写阶段718、异常处理阶段722和提交阶段724。[0083]图7B示出了包括与执行引擎单元750耦合的前端单元730的处理器核心790，处理器核心790和执行引擎单元750二者均与存储器单元770耦合。核心790可以是精简指令集计算RISC核心、复杂指令集计算CISC核心、极长指令字VLIW核心、或混合或可选核心类型。作为又一选项，核心790可以是专用核心，诸如例如网络或通信核心、压缩引擎、协处理器核心、通用计算图形处理单元GPGPU核心、图形核心等。[0084]前端单元730包括与指令高速缓存单元734親合的分支预测单元732,指令高速缓存单元734与指令变换后备缓冲器TLB736耦合，指令变换后备缓冲器与指令取得单元738耦合，指令取得单元738与解码单元740耦合。解码单元740或解码器可以对指令解码，并且生成一个或多个微操作、微码输入点、微指令、其他指令、或其他控制信号作为输出，一个或多个微操作、微码输入点、微指令、其他指令、或其他控制信号从原指令解码、或者反映原指令、或者从原指令得到。解码单元740可以利用各种不同的机制来实现。适合的机制的示例包括但不限于查找表、硬件实现、可编程逻辑阵列PLA、微码只读存储器ROM等。在一个实施例中，核心790包括微码ROM或存储用于一些宏指令的微码的其他介质例如，在解码单元740中或者否则在前端单元730内）。解码单元740与执行引擎单元750中的重命名分配单元752耦合。[0085]执行引擎单元750包括重命名分配单元752，重命名分配单元752与引退单元754和一个或多个调度单元756的集合耦合。调度单元756代表任意数量的不同调度器，包括预约站、中央指令窗口等。调度单元756与物理寄存器文件单元758耦合。每个物理寄存器文件单元758代表一个或多个物理寄存器文件，其中不同的物理寄存器文件存储一个或多个不同的数据类型，例如，标量整数、标量浮点、压缩整数、压缩浮点、向量整数、向量浮点、状态例如，作为待执行的下一指令的地址的指令指针等。在一个实施例中，物理寄存器文件单元758包括向量寄存器单元、写掩码寄存器单元、和标量寄存器单元。这些寄存器单元可以提供体系结构向量寄存器、向量掩码寄存器、和通用寄存器。物理寄存器文件单元758由引退单元754重叠以示出可以实现寄存器重命名和乱序执行的各种方式例如，使用重排序缓冲器和引退寄存器文件;使用未来文件、历史缓冲器和引退寄存器文件;使用寄存器映射和寄存器池；等等）。引退单元754和物理寄存器文件单元758与执行群集760耦合。执行群集760包括一个或多个执行单元762的集合和一个或多个存储器存取单元764的集合。执行单元762可以执行各种操作例如，移位、相加、相减、相乘）以及针对各种类型的数据例如，标量浮点、压缩整数、压缩浮点、向量整数、向量浮点）执行。虽然一些实施例可以包括专用于具体功能或功能集的多个执行单元，但是其他实施例可以仅包括一个执行单元或全部执行所有功能的多个执行单元。调度单元756、物理寄存器文件单元758、和执行群集760被示出为可能是多个，因为一些实施例针对一些类型的数据操作创建单独的流水线（例如，标量整数流水线、标量浮点压缩整数压缩浮点向量整数向量浮点流水线、和或每一个都具有其自身的调度单元、物理寄存器文件单元、和或执行群集的存储器存取流水线，以及在单独的存储器存取流水线的情况下，通过仅在具有存储器存取单元764的该流水线的执行群集中来实现一些实施例）。还应当理解的是，在使用单独的流水线的情况下，这些流水线中的一个或多个可以是乱序发射执行，并且其余为有序的。[0086]存储器存取单元764的集合与存储器单元770耦合，存储器单元770包括数据TLB单元772,数据TLB单元772与数据高速缓存单元774耦合，数据高速缓存单元774与二级L2高速缓存单元776耦合。在一个示例性实施例中，存储器存取单元764可以包括装载单元、存储地址单元、和存储数据单元，其中每个都与存储器单元770中的数据TLB单元772耦合。指令高速缓存单元734进一步与存储器单元770中的二级L2高速缓存单元776耦合。L2高速缓存单元776与高速缓存的一个或多个其他级耦合，并最终与主存储器耦合。[0087]通过举例方式，示例性的寄存器重命名、乱序发射执行核心体系结构可以实现如下流水线700:1指令取得738实施取得以及长度解码阶段702和704;2解码单元740实施解码阶段706;3重命名分配单元752实施分配阶段708和重命名阶段710;4调度单元756实施调度阶段712;5物理寄存器文件单元758和存储器单元770实施寄存器读存储器读阶段714;执行群集760实施执行阶段716;6存储器单元770和物理寄存器文件单元758实施写回存储器写阶段718;7各单元可以参与异常处理阶段722;以及8引退单元754和物理寄存器文件单元758实施提交阶段724。[0088]核心790可以支持一个或多个指令集例如，x86指令集具有已添加到新版本的一些扩展）；Sunnyvale,CA的MIPSTechnologies的MIPS指令集；Sunnyvale,CA的ARMHoldings的ARM指令集具有诸如NEON的任选附加扩展），包括本文所描述的指令。在一个实施例中，核心790包括支持压缩数据指令集扩展例如，SSE、AVXl、AVX2等的逻辑，从而允许使用压缩数据来实施的许多多媒体应用使用的操作。[0089]应当理解的是，所述核心可以支持多线程执行操作或线程的两个或更多个并行集），并且通过包括时间片多线程、同时多线程其中单个物理核心针对物理核心是多线程的每个线程提供逻辑核心或其组合例如，例如此后在InteK超线程技术中出现的时间片取得和解码以及同时多线程的各种方式来完成这些。[0090]虽然在乱序执行的上下文中描述了寄存器重命名，但是应当理解的是在有序体系结构中可以使用寄存器重命名。虽然示出的处理器的实施例还包括单独的指令和数据高速缓存单元734774以及共享L2高速缓存单元776,但是可选的实施例可以具有用于指令和数据二者的单个内部高速缓存，诸如例如，1级LI内部高速缓存或多级内部高速缓存。在一些实施例中，系统可以包括内部高速缓存和位于核心和或处理器外部的外部高速缓存的组合。可替代地，所有的高速缓存都可以位于核心和或处理器外部。[0091]具体的示例性有序核心体系结构[0092]图8A-图8B示出了更具体的示例性有序核心体系结构的框图，该核心可以是芯片中多个逻辑块中的一个包括相同类型和或不同类型的其他核心）。逻辑块取决于应用，通过具有一些固定功能逻辑、存储器IO接口、和其他必要的IO逻辑的高带宽互连网络（例如，环形网络进行通信。[0093]图8A是根据本发明的实施例的单一处理器核心连同其与管芯上互连网络802的连接以及其二级L2高速缓存804的本地子集的框图。在一个实施例中，指令解码器800支持具有压缩的数据指令集扩展的x86指令集。Ll高速缓存806允许对高速缓存存储器进行低延迟存取到标量单元和向量单元。虽然在一个实施例中（为简化设计），标量单元808和向量单元810使用单独的寄存器集分别为标量寄存器812和向量寄存器814并且在它们之间传输的数据被写入存储器，以及然后从1级LI高速缓存806读回，但是本发明的可选实施例可以使用不同的方法例如，使用单一寄存器集或者包括允许在两个寄存器文件之间传输数据而不写以及读回的通信路径）。[0094]L2高速缓存804的本地子集是被划分成单独的本地子集的全局L2高速缓存的部分，每个处理器核心各一个本地子集。每个处理器核心具有通往L2高速缓存804的其自身的本地子集的直接访问路径。由处理器核心读取的数据存储在其L2高速缓存子集804中并且能够快速地被存取，这与其他处理器核心存取它们自身的本地L2高速缓存子集并行。通过处理器核心写入的数据存储在其自身的L2高速缓存子集804中并且根据需要从其他子集中刷新。环形网络确保共享数据的一致性。环形网络是双向的，以允许诸如处理器核心、L2高速缓存和其他逻辑块的代理在芯片内彼此通信。[0095]图8B是根据本发明的实施例的图8A中的处理器核心的部分的扩展图。图8B包括L1高速缓存804的Ll数据高速缓存806A部分，以及关于向量单元810和向量寄存器814的更多细节。具体地，向量单元810是16位宽的向量处理单元VPU参见16位宽ALU828，其执行整数、单精度浮点以及双精度浮点指令中的一个或多个。VHJ支持通过混合单元820将寄存器输入混合，通过数值转换单元822A-B进行数值转换、以及通过存储器输入上的复制单元824进行复制。写掩码寄存器826允许预测结果向量写。[0096]具有集成存储器控制器和图形的处理器[0097]图9是根据本发明的实施例的处理器900的框图，处理器900可以具有多于一个的核心，可以具有集成存储器控制器，并且可以具有集成的图形。图9中的实线框示出了具有单个核心902A、系统代理910、一个或多个总线控制器单元916的集合的处理器900,但是虚线框的任选添加示出了具有多个核心902A-N、系统代理单元910中的一个或多个集成存储器控制器单元914的集合和专用逻辑908的可选处理器900。[0098]因此，处理器900的不同实现方式可以包括：1CPU，其具有作为集成图形和或科学吞吐逻辑其可以包括一个或多个核心）的专用逻辑908,以及作为一个或多个通用核心例如，通用有序核心、通用乱序核心、两者的组合的核心902A-N;2协处理器，其具有作为主要用于图形和或科学吞吐）的大量专用核心的核心902A-N;以及3协处理器，其具有作为大量通用有序核心的核心902A-N。因此，处理器900可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、GPGPU通用图形处理单元）、高吞吐量多集成核心MIC协处理器包括30个或更多个核心）、嵌入式处理器等等。所述处理器可在一个或多个芯片上实现。处理器900可以是使用诸如例如BiCMOSXMOS或NMOS的多种处理技术中的任一种的一个或多个衬底的一部分和或可以在使用诸如例如BiCMOSXMOS或NMOS的多种处理技术中的任一种的一个或多个衬底上被实现。[0099]存储器分级包括在核心内的一级或多级高速缓存、一组或一个或多个共享高速缓存单元906、以及与一组集成存储器控制器单元914耦合的外部存储器未示出）。一组共享高速缓存单元906可以包括一个或多个中级高速缓存，诸如二级L2、三级L3、四级L4、或其他级的高速缓存、最后一级高速缓存LLC、和或其组合。虽然在一个实施例中基于环的互连单元912将集成图形逻辑908、一组共享高速缓存单元906、和系统代理单元910集成存储器控制器单元914互连，但是可替代的实施例可以使用用于将这些单元互连的任意数量的公知技术。在一个实施例中，在一个或多个高速缓存单元906和核心902A-N之间保持一致性。[0100]在一些实施例中，核心902A-N中的一个或多个能够是多线程的。系统代理910包括协调和操作核心902A-N的那些部件。系统代理单元910可以包括例如功率控制单元PCU和显示单元。P⑶可以为或者可以包括调节核心902A-N和集成图形逻辑908的功率状态所需的逻辑和部件。显示单元用于驱动一个或多个在外部连接的显示器。[0101]从体系结构指令集方面看，核心902A-N可以是同质的或异质的；也即，核心902A-N中的两个或更多个能够执行相同的指令集，而其他核心能够仅执行该指令集的子集或不同的指令集。[0102]示例性的计算机体系结构[0103]图10-图13是示例性的计算机体系结构的框图。本领域公知的用于膝上型计算机、台式计算机、手持式PC、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器DSP、图形设备、视频游戏设备、机顶盒、微控制器、行动电话、便携式媒体播放器、手持式设备、以及其他各种电子设备的其它系统设计和构造也是适用的。一般地，能够包含如本文所公开的处理器和或其他执行逻辑的各式各样的系统或电子设备通常是适用的。[0104]现在参考图10,示出了根据本发明的一个实施例的系统1000的框图。系统1000可以包括一个或多个处理器1010、1015,处理器1010、1015与控制器集线器1020耦合。在一个实施例中，控制器集线器1020包括图形存储器控制器集线器GMCH1090和输入输出集线器IOH1050其可以在单独的芯片上）；GMCH1090包括耦合的存储器1040和协处理器1045的存储器和图形控制器；IOH1050将输入输出（IO设备1060与GMCH1090耦合。可替代地，存储器和图形控制器中的一个或两者集成在处理器内（如本文所描述的），在具有IOH1050的单个芯片中，存储器1040和协处理器1045直接与处理器1010和控制器集线器1020耦合。[0105]在图10中通过折线表示附加的处理器1015的任选本质。每个处理器1010、1015可以包括本文所描述的处理器核心中的一个或多个并且可以是某个版本的处理器900。[0106]存储器1040可以是例如动态随机存取存储器DRAM、相变存储器PCM、或两者的组合。对于至少一个实施例，控制器集线器1020经由诸如前端总线FSB的多点下传总线、诸如快速路径互连QPI的点对点接口、或类似的连接1095来与处理器1010、1015通信。[0107]在一个实施例中，协处理器1045是专用处理器，诸如例如高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器等。在一个实施例中，控制器集线器1020可以包括集成图形加速器。[0108]从包括体系结构、微体系结构、热、功耗特性等利弊的度量范围方面看，在物理资源10ΠΚ1015之间可能存在多种差别。[0109]在一个实施例中，处理器1010执行控制通用类型的数据处理操作的指令。嵌入在指令内的可以是协处理器指令。处理器1010将这些协处理器指令识别为应当由附接的协处理器1045执行的类型。因此，处理器1010在协处理器总线或其他互连上将这些协处理器指令或者表示协处理器指令的控制信号发射到协处理器1045。协处理器1045接受并执行接收到的协处理器指令。[0110]现在参考图11，示出了根据本发明的实施例的第一更具体的示例性系统1100的框图。如图11所示，多处理器系统1100是点对点互连系统，并且包括经由点对点互连1150耦合的第一处理器1170和第二处理器1180。处理器1170和1180中的每一个可以是某个版本的处理器900。在本发明的一个实施例中，处理器1170和1180分别是处理器1010和1015,而协处理器1138是协处理器1045。在另一实施例中，处理器1170和1180分别是处理器1010和协处理器1045。[0111]所示出的处理器1170和1180分别包括集成存储器控制器（IMC单元1172和1182。处理器1170还包括作为其总线控制器单元的部分的点对点（P-P接口1176和1178的部分；类似地，第二处理器1180包括P-P接口1186和1188。处理器1170、1180可以使用P-P接口电路1178、1188经由点对点P-P接口1150交换信息。如图11所示，頂C1172和1182将处理器与相应的存储器，即存储器1132和存储器1134耦合，相应的存储器可以是本地附接到相应的处理器上的主存储器的部分。[0112]处理器1170、1180的每一个可以使用点对点接口电路1176、1194、1186、1198经由各自的P-P接口1152、1154与芯片组1190交换信息。芯片组1190可以任选地经由高性能接口1139与协处理器1138交换信息。在一个实施例中，协处理器1138是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器等。[0113]共享高速缓存未示出）可以被包括在任一处理器内或者在两个处理器之外，而仍经由P-P互连与处理器连接，使得如果处理器被置于低功率模式下，则任意一个或两个处理器的本地高速缓存信息可以存储在共享高速缓存中。[0114]芯片集1190可以经由接口1196与第一总线1116耦合。在一个实施例中，第一总线1116可以是外围组件互连PCI总线、或诸如快速PCI总线或另一第三代IO互连总线的总线，但是本发明的范围不限于此。[0115]如图11所示，各种IO设备1114可以耦合到第一总线1116,连同将第一总线1116与第二总线1120耦合的总线桥1118。在一个实施例中，诸如协处理器、高吞吐量MIC处理器、GPGPU、加速器诸如例如，图形加速器或数字信号处理器DSP单元）、现场可编程门阵列、或任何其他处理器的一个或多个附加处理器1115与第一总线1116耦合。在一个实施例中，第二总线1120可以是低引脚计数LPC总线。在一个实施例中，各种设备可以与第二总线1120耦合，所述各种设备包括例如键盘和或鼠标1122、通信设备1127和存储单元1128，存储单元例如可以包括指令代码以及数据1130的磁盘驱动器或其他大容量存储设备。此外，音频IO1124可以与第二总线1120耦合。注意的是，其他体系结构是可能的。例如，除了图11的点对点体系结构之外，系统可以实现多点总线或其他这样的体系结构。[0116]现在参考图12,示出了根据本发明的实施例的第二更具体的示例性系统1200的框图。在图11和图12中相似的元件承载相似的附图标记，并且在图12中省略了图11中的一些方面，以免使图12的其他方面不清晰。[0117]图12示出了处理器1170、1180分别可以包括集成存储器和IO控制逻辑（“CL”）1172和1182。因此，CL1172、1182包括集成存储器控制器单元并且包括IO控制逻辑。图12不仅示出了存储器1132、1134耦合到CL1172、1182,而且IO设备1214还与控制逻辑1172、1182耦合。遗留IO设备1215与芯片组1190耦合。[0118]现在参考图13,示出了根据本发明的实施例的SoC1300的框图。在图9中相似的元件承载相似的附图标记。而且，虚线框是更先进的SoC的任选特征。在图13中，互连单元1302与如下耦合:应用处理器1310,其包括一个或多个核心902A-N的集合和共享高速缓存单元906;系统代理单元910;总线控制器单元916;集成存储器控制器单元914;一个或多个协处理器1320的集合，其可以包括集成图形逻辑、图像处理器、音频处理器、和视频处理器;静态随机存取存储器SRAM单元1330;直接存储器存取DMA单元1332;以及显示单元1340,其用于与一个或多个外部显示器耦合。在一个实施例中，协处理器1320包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、嵌入式处理器等。[0119]本文所公开的机制的实施例可以通过硬件、软件、固件或这样的实现方法的组合来实现。本发明的实施例可以实现为在包括至少一个处理器、存储系统包括易失性的和非易失性的存储器和或存储元件）、至少一个输入设备、和至少一个输出设备的可编程系统上执行的计算机程序或程序代码。[0120]诸如图11所示的代码1130的程序代码可以应用于输入指令以实施本文所描述的功能并且生成输出信息。输出信息可以以已知的方式应用于一个或多个输出设备。出于本申请的目的，处理系统包括具有处理器的任意系统，处理器诸如例如为数字信号处理器DSP、微控制器、专用集成电路ASIC、或微处理器。[0121]程序代码可以通过高级程序或面向对象的编程语言来实现以与处理系统通信。根据需要，程序代码还可以通过汇编或机器语言来实现。事实上，本文所描述的机制在范围上不限于任何特定的编程语言。在任意情况下，语言可以是编译或解释语言。[0122]至少一个实施例的一个或多个方面可以通过存储在机器可读介质上的代表性指令来实现，这些代表性指令代表了在处理器内的各种逻辑，当通过机器读取时，这些指令使机器制作出实施本文所描述的技术的逻辑。这些表示，称为“IP核心”可以存储在有形的、机器可读介质上，并且被供应给各种客户或制造设施，以装载到实际上制作逻辑或处理器的制作机器中。[0123]这样的机器可读存储介质可以包括但不限于通过机器或设备制造或形成的物品的非暂时性的、有形的布置，所述物品包括存储介质，诸如硬盘;任何其他类型的磁盘，包括软盘、光盘、压缩盘只读存储器CD-ROM、压缩盘可重写CD-RW、和磁光盘;半导体器件，诸如只读存储器Φ0Μ、随机存取存储器RAM，其诸如动态随机存取存储器DRAM、静态随机存取存储器SRAM、可擦除可编程只读存储器EPROM、闪速存储器、电可擦除可编程只读存储器EEPROM、相变存储器PCM、磁卡或光卡、或适合于存储电子指令的任何其他类型的介质。[0124]因此，本发明的实施例还包括非暂时性的、有形的机器可读介质，其包含指令或者包含设计数据，诸如硬件描述语言HDL，其定义了本文所描述的结构、电路、装置、处理器和或系统特征。这样的实施例还可以被称为程序产品。[0125]虽然结合附图描述和示出了一些示例性的实施例，但是应当理解这样的实施例仅是宽范围的示例而不是限制，而且本发明不局限于所示出和描述的具体构造和布置，因为在研究本公开之后其他各种变型对于本领域普通技术人员是显而易见的。在诸如这样的技术领域中，发展是快速的并且进一步的进步不易于预见，所以所公开的实施例由于技术进步而利于在布置和细节上轻易地做出改进，而不偏离本公开的主旨或随附权利要求书的范围。

权利要求：1.一种用于执行无线安全操作的装置，包括多个向量寄存器，其包括第一向量寄存器和第二向量寄存器；以及解码器，其用于：接收用以实施无线安全操作的第一指令；接收所述第一指令的第一操作数，所述第一指令的第一操作数指定存储有限状态机FSM的当前状态的所述第一向量寄存器；接收所述第一指令的第二操作数，所述第一指令的第二操作数指定存储更新所述FSM所需的线性反馈移位寄存器LFSR的数据元素的所述第二向量寄存器;以及执行单元，其与所述多个向量寄存器耦合并且包括至少一些电路，所述执行单元用于执行所述第一指令，以在所述第一指令的目的操作数中产生所述FSM的更新状态和所述FSM的输出。2.如权利要求1所述的装置，其中，所述多个向量寄存器包括第三向量寄存器，所述解码器能够操作用于：接收用以实施对所述LFSR的更新的第二指令；接收所述第二指令的第一操作数，所述第二指令的第一操作数指定所述第二向量寄存器；接收所述第二指令的第二操作数，所述第二指令的第二操作数指定存储所述LFSR中的数据元素中没有位于所述第二向量寄存器中的一半数据元素的所述第三向量寄存器;以及所述执行单元用于执行所述第二指令，以在所述第二指令的目的操作数中产生所述LFSR的更新后的最左侧数据元素以及所述LFSR的第一组移位的数据元素。3.如权利要求2所述的装置，其中，所述解码器能够操作用于：接收用以实施对所述LFSR的更新的第三指令；接收所述第三指令的第一操作数，所述第三指令的第一操作数指定所述第二向量寄存器；接收所述第三指令的第二操作数，所述第三指令的第二操作数指定所述第三向量寄存器；以及所述执行单元用于执行所述第三指令，以在所述第三指令的目的操作数中产生所述LFSR的第二组移位的数据元素。4.如权利要求3所述的装置，其中，所述执行单元能够操作用于：在使用第一组源操作数的第一更新阶段中执行所述第一指令、所述第二指令、以及所述第三指令；在使用第二组源操作数的第二更新阶段中执行所述第一指令、所述第二指令、以及所述第三指令；以及在循环中重复所述第一更新阶段和所述第二更新阶段，以更新所述FSM和所述LFSR。5.如权利要求1所述的装置，其中，所述第一指令是单指令多数据SIMD指令，其用于并行地更新所述FSM的三个状态寄存器并且生成所述FSM的输出。6.如权利要求5所述的装置，其中，所述执行单元能够操作用于通过并行地实施八个表格查找来更新所述FSM的三个状态寄存器。7.如权利要求1所述的装置，其中，所述执行单元能够操作用于在SIMD流水线中执行所述第一指令。8.—种处理器中的方法，包括：通过解码器接收用以实施SNOW3G无线安全操作的第一指令；接收所述第一指令的第一操作数，所述第一指令的第一操作数指定存储有限状态机FSM的当前状态的第一向量寄存器；接收所述第一指令的第二操作数，所述第一指令的第二操作数指定存储更新所述FSM所需的线性反馈移位寄存器LFSR的数据元素的第二向量寄存器;以及执行所述第一指令，以在所述第一指令的目的操作数中产生所述FSM的更新状态和所述FSM的输出。9.如权利要求8所述的方法，还包括：接收用以实施对所述LFSR的更新的第二指令；接收所述第二指令的第一操作数，所述第二指令的第一操作数指定所述第二向量寄存器；接收所述第二指令的第二操作数，所述第二指令的第二操作数指定存储所述LFSR中的数据元素中没有位于所述第二向量寄存器中的一半数据元素的第三向量寄存器;以及执行所述第二指令，以在所述第二指令的目的操作数中产生所述LFSR的更新后的最左侧数据元素和所述LFSR的第一组移位的数据元素。10.如权利要求9所述的方法，还包括：接收用以实施对所述LFSR的更新的第三指令；接收所述第三指令的第一操作数，所述第三指令的第一操作数指定所述第二向量寄存器；接收所述第三指令的第二操作数，所述第三指令的第二操作数指定所述第三向量寄存器；以及执行所述第三指令，以在所述第三指令的目的操作数中产生所述LFSR的第二组移位的数据元素。11.如权利要求10所述的方法，还包括：在使用第一组源操作数的第一更新阶段中执行所述第一指令、所述第二指令、以及所述第三指令；在使用第二组源操作数的第二更新阶段中执行所述第一指令、所述第二指令、以及所述第三指令；以及在循环中重复所述第一更新阶段和所述第二更新阶段，以更新所述FSM和所述LFSR。12.如权利要求8所述的方法，其中，所述第一指令是单指令多数据SIMD指令，其用于并行地更新所述FSM的三个状态寄存器并且生成所述FSM的输出。13.如权利要求12所述的方法，还包括：通过并行地实施八个表格查找来更新所述FSM的三个状态寄存器。14.如权利要求8所述的方法，还包括：在SIMD流水线中执行所述第一指令。15.如权利要求8所述的方法，其中，在包括初始化模式和密钥流模式的两个模式中的一种模式下执行所述SNOW3G无线安全操作。16.—种用于执行SNOW3G无线安全操作的系统，包括：存储器；以及处理器，其与所述存储器耦合，所述处理器包括：多个向量寄存器，其包括第一向量寄存器和第二向量寄存器；以及解码器，其用于：接收用以实施SNOW3G无线安全操作的第一指令；接收所述第一指令的第一操作数，所述第一指令的第一操作数指定存储有限状态机FSM的当前状态的所述第一向量寄存器；接收所述第一指令的第二操作数，所述第一指令的第二操作数指定存储更新所述FSM所需的线性反馈移位寄存器LFSR的数据元素的所述第二向量寄存器;以及执行单元，其与所述多个向量寄存器耦合并且包括至少一些电路，所述执行单元用于执行所述第一指令，以在所述第一指令的目的操作数中产生所述FSM的更新状态和所述FSM的输出。17.如权利要求16所述的系统，其中，所述多个向量寄存器包括第三向量寄存器，所述解码器能够操作用于：接收用以实施对所述LFSR的更新的第二指令；接收所述第二指令的第一操作数，所述第二指令的第一操作数指定所述第二向量寄存器；接收所述第二指令的第二操作数，所述第二指令的第二操作数指定存储所述LFSR中的数据元素中没有位于所述第二向量寄存器中的一半数据元素的所述第三向量寄存器;以及所述执行单元用于执行所述第二指令，以在所述第二指令的目的操作数中产生所述LFSR的更新后的最左侧数据元素以及所述LFSR的第一组移位的数据元素。18.如权利要求17所述的系统，其中，所述解码器能够操作用于：接收用以实施对所述LFSR的更新的第三指令；接收所述第三指令的第一操作数，所述第三指令的第一操作数指定所述第二向量寄存器；接收所述第三指令的第二操作数，所述第三指令的第二操作数指定所述第三向量寄存器；以及所述执行单元用于执行所述第三指令，以在所述第三指令的目的操作数中产生所述LFSR的第二组移位的数据元素。19.如权利要求18所述的系统，其中，所述执行单元能够操作用于：在使用第一组源操作数的第一更新阶段中执行所述第一指令、所述第二指令、以及所述第三指令；在使用第二组源操作数的第二更新阶段中执行所述第一指令、所述第二指令、以及所述第三指令；以及在循环中重复所述第一更新阶段和所述第二更新阶段，以更新所述FSM和所述LFSR。20.如权利要求16所述的系统，其中，所述第一指令是单指令多数据SIMD指令，其用于并行地更新所述FSM的三个状态寄存器并且生成所述FSM的输出。21.如权利要求20所述的系统，其中，所述执行单元能够操作用于通过并行地实施八个表格查找来更新所述FSM的三个状态寄存器。

百度查询： 英特尔公司 用于加速SNOW 3G无线安全算法的指令