买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：三星电子株式会社

摘要：一种用于使用处理器确定是否对掩模结构进行订制的方法可以包括：获取EUV图案布局的仿真结果；确定相关性参数CP；生成预测晶片工艺窗口；以及基于CP和预测晶片工艺窗口确定掩模结构适合于订制。处理器可以基于加权值以及仿真结果中的仿真焦深DOF、仿真能量容忍度EL、仿真线边缘粗糙度区域参数和仿真线边缘粗糙度宽度参数来确定CP。CP可以指示EUV图案布局的仿真结果与EUV图案布局的实际晶片结果之间的相关性。预测晶片工艺窗口可以由处理器基于CP而生成。预测晶片工艺窗口可以指示EUV图案布局的实际晶片结果是否包括图案化缺陷。

主权项：1.一种用于使用处理器确定是否对掩模结构进行订制的方法，所述方法包括：获取远紫外即EUV图案布局的仿真结果，所述仿真结果包括仿真焦深、仿真能量容忍度、小于或等于第一阈值的仿真线边缘粗糙度区域参数以及小于或等于第二阈值的仿真线边缘粗糙度宽度参数，所述仿真线边缘粗糙度区域参数指示所述EUV图案布局的仿真结果中的一个或多个区域特征的粗糙度，所述仿真线边缘粗糙度宽度参数指示所述EUV图案布局的仿真结果中的一个或多个线特征的粗糙度；使用所述处理器基于所述仿真焦深、所述仿真能量容忍度、所述仿真线边缘粗糙度区域参数、所述仿真线边缘粗糙度宽度参数以及用于所述仿真结果的加权值来确定相关性参数，所述相关性参数指示所述EUV图案布局的仿真结果与所述EUV图案布局的实际晶片结果之间的相关性；使用所述处理器基于所述相关性参数生成预测晶片工艺窗口，所述预测晶片工艺窗口指示所述EUV图案布局的实际晶片结果是否包括图案化缺陷；以及基于所述相关性参数和所述预测晶片工艺窗口来确定所述掩模结构是否适合于订制。

全文数据：用于确定是否对掩模结构进行订制的方法、非暂时性计算机可读介质和或装置[0001]相关申请的交叉引用[0002]本申请要求于2017年6月2日递交的美国临时专利申请第62514,082号和于2018年5月23日递交的美国非临时申请第15987,238号的优先权，其全部内容通过引用并入本文。技术领域[0003]本公开涉及一种用于确定是否对用于图案化工艺的掩模结构进行订制的方法和或装置，和或更具体地涉及一种用于确定是否对用于远紫外EUV图案化工艺的掩模结构进行订制的方法。背景技术[0004]半导体行业正研究EUV图案化作为下一代光刻技术。目前正在进行光致抗蚀剂开发以支持EUV图案化。作为开发EUV图案化工艺的一部分，可以使用计算技术来对EUV图案化工艺进行仿真。如果EUV图案化工艺的仿真满足仿真成功标准，则可以基于EUV图案化仿真来对掩模结构进行订制。然后，可以通过形成实际的抗蚀剂图案来测试EUV图案化工艺。[0005]另一方面，如果实际的抗蚀剂图案的结果与EUV图案化仿真没有很好地相关，则可以改变EUV图案化工艺的仿真。在改变EUV图案工艺的仿真之后，可以基于改变的EUV图案化仿真来对不同的掩模进行订制。然后，可以测试不同的掩模以形成另一抗蚀剂图案。[0006]线边缘粗糙度LER可以是用于确定EUV工艺中的抗蚀剂工艺窗口的因素。已经引入了一个名为随机边缘放置误差（SEPE的概念;然而，SEPE不能预测用于在晶片上令人满意地形成实际抗蚀剂图案的工艺窗口。发明内容[0007]—些示例性实施例涉及一种用于使用处理器根据仿真结果预测EUV图案化余量的改进方法。[0008]—些示例性实施例涉及一种用于使用处理器确定是否对掩模结构进行订制的方法。[0009]根据一些示例性实施例，提供一种用于使用处理器确定是否对掩模结构进行订制的方法。所述方法可以包括：获取EUV图案布局的仿真结果；使用处理器确定相关性参数CP;使用处理器基于CP生成预测晶片工艺窗口；以及基于CP和预测晶片工艺窗口确定掩模结构适合于订制。仿真结果可以包括仿真焦深DOF、仿真能量容忍度EL、小于或等于第一阈值的仿真线边缘粗糙度LER区域参数以及小于或等于第二阈值的仿真LER宽度参数。仿真LER区域参数可以指示EUV图案布局的仿真结果中的一个或多个区域特征的粗糙度。仿真LER宽度参数可以指示EUV图案布局的仿真结果中的一个或多个线特征的粗糙度。可以使用处理器基于仿真D0F、仿真EL、仿真LER区域参数、仿真LER宽度参数以及用于仿真结果的加权值来确定CP。CP可以指示EUV图案布局的仿真结果与EUV图案布局的实际晶片结果之间的相关性。可以使用处理器基于CP来生成预测晶片工艺窗口。预测晶片工艺窗口可以指示EUV图案布局的实际晶片结果是否包括图案化缺陷。[0010]—些示例性实施例涉及一种存储指令的非暂时性计算机可读介质，所述指令在由处理器执行时使所述处理器控制电子设备执行上述方法中的一种或多种。[0011]根据一些示例性实施例，一种非暂时性计算机可读介质可以存储计算机可执行指令，所述计算机可执行指令在由处理器执行时使所述处理器执行用于使用电子装置确定是否对掩模结构进行订制的操作。所述操作可以包括:使用电子装置获取EUV图案布局的仿真结果;使用电子装置确定相关性参数CP;基于CP使用电子装置生成预测晶片工艺窗口；以及基于CP和预测晶片工艺窗口确定掩模结构适合于订制。仿真结果可以包括仿真焦深DOF、仿真能量容忍度EL、小于或等于第一阈值的仿真线边缘粗糙度LER区域参数以及小于或等于第二阈值的仿真LER宽度参数。可以基于仿真D0F、仿真EL、仿真LER区域参数、仿真LER宽度参数以及用于仿真结果的加权值来确定CPXP可以指示EUV图案布局的仿真结果与EUV图案布局的实际晶片结果之间的相关性。预测晶片工艺窗口可以指示EUV图案布局的实际晶片结果是否包括图案化缺陷。[0012]根据一些示例性实施例，提供一种用于确定是否对掩模结构进行订制的装置。所述装置可以包括耦接到存储器的处理器。响应于执行从存储器接收的指令，处理器可以被配置为基于仿真焦深DOF、仿真能量容忍度EL、仿真线边缘粗糙度LER区域参数、仿真LER宽度参数和加权值来确定相关性参数CP。仿真D0F、仿真EL、仿真LER区域参数、仿真LER宽度参数可以基于EUV图案布局的仿真结果。CP可以指示EUV图案布局的仿真结果与EUV图案布局的实际晶片结果之间的相关性。处理器可以被配置为基于CP生成预测晶片工艺窗口。预测晶片工艺窗口可以指示EUV图案布局的实际晶片结果是否包括图案化缺陷。处理器可以被配置为基于CP和预测晶片工艺窗口来确定掩模结构是否适合于订制。[0013]特征和效果并不限于以上阐述的那些，并且根据以下描述，本领域技术人员将清楚地理解除上述之外的其他特征和效果。附图说明[00M]通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他目的、特征和效果对于本领域普通技术人员来说将变得更加清楚。[0015]图1是来自EUV图案布局的仿真结果的信息的示例图；[0016]图2是用于EUV工艺的实际晶片结果的半隔离图案的工艺窗口的示意图；[0017]图3是根据一些示例性实施例的用于确定是否对掩模结构进行订制的方法的流程图；[0018]图4A至图4C是根据一些示例性实施例的用于确定补偿因子和加权值的示意图；[0019]图5是对应于晶片工艺窗口的区域的不意图；[0020]图6是示出在晶片上形成的EUV图案的EpPix值与FEM余量结果之间的关系的图表；[0021]图7是根据一些示例性实施例的使用处理器来制备EUV掩模结构的流程图；[0022]图8A、图8B和图8C是根据一些示例性实施例的使用处理器的源掩模优化SMO的流程图；[0023]图9是根据一些示例性实施例的用于使用处理器来确定是否对EUV掩模结构进行订制的装置；[0024]图10是根据一些示例性实施例的包括图9中的装置和用于形成掩模结构的装置在内的系统的不意图；以及[0025]图11是示出根据一些示例性实施例的EUV图案化工艺的示意图。具体实施方式[0026]除非另外定义，否则本说明书中使用的所有术语包括技术术语和科学术语都可以用作能够被示例性实施例所属技术领域的普通技术人员普遍理解的含义。另外，除非另外特别定义，否则通常使用和预定义的术语不能被理想地或不适当地解释。[0027]作为开发EUV图案化工艺的一部分，可以使用计算技术来生成EUV图案布局的仿真结果。EUV图案布局的仿真结果可以包括仿真工艺窗口。例如，EUV图案的仿真结果可以包括仿真焦深DOF、仿真能量容忍度EL、仿真线边缘粗糙度LER区域参数和仿真LER宽度参数。能量容忍度EL可以被称为曝光宽容度exposurelatitude。仿真DOF可以是指在EUV图案化工艺期间允许的用于在期望的规格例如，目标范围内的特征的CD、EL等）内形成图案化特征的焦点范围。仿真EL可以是如下参数，该参数指示针对仿真EUV工艺的仿真剂量的给定变化，图案化特征的CD的变化。仿真LER区域参数可以指示EUV图案布局的仿真结果中的一个或多个区域特征的粗糙度。仿真LER宽度参数可以指示EUV图案布局的仿真结果中的一个或多个线特征的粗糙度。[0028]根据期望标准，EUV图案布局的仿真结果可以被认为是合适的仿真结果。用于EUV图案布局的仿真结果的期望标准可以基于在晶片上的实际EUV图案化工艺期间哪个工艺窗口获得了图案化特征的期望临界尺寸CD控制来确定。例如，期望标准可以包括期望的仿真D0F、期望的仿真EL、小于或等于第一阈值的期望的仿真LER区域参数以及小于或等于第二阈值的仿真LER宽度参数;然而，示例性实施例不限于此。[0029]图1是来自EUV图案布局的仿真结果的信息的示例图。[0030]参考图1，信息的示例图可以包括用于EUV图案化工艺的剂量[%]和焦点[nm]条件的仿真工艺窗口。仿真工艺窗口可以包括用于锚点图案和半隔离图案的工艺窗口信息。[0031]在图1中，可以使用本领域中使用的各种计算光刻软件（诸如来自BrionTechnologies的TachyonNXE软件包）以及使用提供给被配置为执行计算光刻软件的计算机的EUV布局来生成仿真工艺窗口。仿真LER区域参数可以是小于或等于第一阈值的随机边缘放置误差（SEPE带空间。仿真LER宽度参数可以是小于或等于第二阈值的SEPE带宽。例如，在图1中，SEPE带空间和SEPE带宽可以是51.4nm和37.5nm，它们可以小于或等于基于期望标准设置的第一阈值和第二阈值。[0032]在图1所示的示例中，在5%的EL下，用于半隔离图案的仿真工艺窗口可以具有大于HOnm的D0F。例如，仿真工艺窗口可以具有在5%的EL下188nm的DOF以及基于针对仿真EUV图案布局的仿真工艺窗口而设置的标准是合适的SEPE带空间和带宽。图1中的D0F、EL、SEPE带空间、SEPE带宽等的值是非限制性示例，用于不同EUV布局的仿真工艺窗口可以具有D0F、EL、SEPE带空间、SEPE带宽等的其他值。此外，仿真工艺窗口可以包括用于隔离图案--而非半隔尚图案，或者除半隔尚图案之外--的参数。[0033]尽管基于EUV图案布局的仿真结果的工艺窗口可以预测合适的工艺窗口，但是在仿真结果与使用从仿真开发出的掩模的晶片上的EUV图案化工艺的实际工艺窗口之间可能存在差异。例如，使用从仿真结果开发的掩模的EUV图案化工艺的晶片上的晶片结果可能没有合适的工艺窗口。[0034]图2是用于EUV工艺的实际晶片结果的半隔离图案的工艺窗口的示意图。[0035]参考图2，图2中的不意图表不使用从图1中所讨论的EUV图案布局的仿真结果而开发的掩模的EUV图案化工艺的焦点曝光度量FEM余量图。[0036]在图2中，最佳剂量和最佳焦点BDBF条件可以从晶片上待形成的锚点图案来确定。可以从EUV图案化工艺中待形成的图案中包括要在晶片上图案化的最困难的特征在内的一个图案来选择锚点图案。例如，锚点图案可以是与所有待形成的图案相比具有最小间距尺寸的图案。[0037]在图2中，FEM结果包括基于EUV图案布局的仿真结果以及在改变焦点和剂量条件的情况下、使用掩模和EUV图案化工艺在晶片上形成实际抗蚀剂图案的结果。Onm的焦点和OmJcm2的剂量可以对应于BDBF条件。-11、-22和-33[1^0112]的剂量步程可以是指通过分别加或减第一间隔、第一间隔的两倍和第一间隔的三倍的量而不同于BDBF剂量的剂量条件。类似地，在图2中，-20nm20nm、-40nm40nm和-60nm60nm的焦点值可以是指从BDBF条件以20nm、40nm和60nm的量各自变化的焦点条件。[0038]可以检查晶片上形成的抗蚀剂图案的缺陷，例如超过第一阈值例如，第一值）的LER区域、超过第二阈值例如，第二值的LER宽度和或其他图案化缺陷例如桥、形成图案的失败等KFEM结果上的黑色矩形标识出对于给定焦点和剂量步程具有图案化缺陷的抗蚀剂图案。例如，在图2中，在-20nm的焦点以及-1、0和lmjcm2的剂量步程处形成的抗蚀剂图案具有缺陷。另外，在OmJcm2的剂量步程以及-60nm和-40nm的焦点处形成的抗蚀剂图案具有缺陷。在图2中，未被黑色矩形包围的抗蚀剂图案是未观察到图案化缺陷的抗蚀剂图案。例如，在用Onm至60nm的焦点和-3至3mJcm2的剂量步程形成的抗蚀剂图案上未观察到图案化缺陷。[0039]图2中的FEM结果示出了实际晶片结果与图1中讨论的EUV图案布局的仿真结果中的仿真工艺窗口不相关。基于图1中的EUV图案布局的仿真结果，对于用于制备图2中的FEM结果的焦点和剂量步程条件的范围，不期望图案化缺陷；然而，如图2所示，对于图2所示的一些焦点和剂量步程条件，标识出了图案化缺陷。[0040]因为EUV图案布局的仿真结果参见，例如，图1与使用从仿真开发的掩模的晶片上的EUV图案化工艺的实际工艺窗口（参见，例如，图2之间可能存在差异，所以可以基于EUV图案布局的仿真结果来对掩模进行订制;然而，掩模可能不适合实际的EUV图案化工艺，因为掩模可能导致不可接受水平的图案化缺陷。因此，对不适合于实际EUV图案化工艺的掩模进行订制会浪费时间和费用。[0041]根据一些示例性实施例，可以执行用于使用处理器确定是否对掩模结构进行订制的方法以限制和或防止对不适合于实际EUV图案化工艺的掩模进行订制。用于确定是否对掩模结构进行订制的方法可以用于预测基于EUV图案布局的可接受仿真结果而订制的掩模是否会是用于晶片上的实际EUV图案化工艺的合适掩模。如果实际EUV图案化工艺不会在EUV图案化工艺的工艺窗口上引起不可接受量的图案化缺陷，则该掩模可以是合适的掩模。根据一些示例性实施例，用于使用处理器确定是否对掩模结构进行订制的方法可以包括用于使用处理器来预测EUV图案化余量的方法。[0042]图9是根据一些示例性实施例的用于确定是否对EUV掩模结构进行订制的装置。[0043]参考图9,在一些示例性实施例中，装置900可以包括通过总线910可操作地彼此连接的输入输出设备920例如，键盘和或触摸屏）、存储器930、接口940、处理器950和电源960。总线910对应于数据、指令和或命令沿其移动的路径。电源960可以为装置900的整体操作供电。[0044]处理器950可以包括诸如微处理器、微控制器和或能够执行类似功能的逻辑设备中的至少一个之类的硬件。输入输出设备920可以包括诸如键区、键盘、显示器等的硬件。存储器930可以是非暂时性计算机可读存储介质例如，诸如闪存的非易失性存储器或诸如DRAM的易失性存储器）。存储器930可以被配置为存储数据和或命令。接口940可以将数据传输到通信网络或从通信网络接收数据。接口940可以是有线或无线的。例如，接口940可以包括天线或有线无线收发器。接口940可以包括用于接收存储在存储棒上的数据的端口。[0045]存储器930可以存储指令，当指令由处理器950执行时使得处理器950执行各种方法的一个或多个操作和或控制装置900执行各种方法的一个或多个操作，方法的示例如参考图3、图4A、图4B、图4C、图5、图7、图8A和或图8B所述。[0046]图3是根据一些示例性实施例的用于使用处理器诸如图9中的处理器950确定是否对掩模结构进行订制的方法的流程图。[0047]参考图3和图9,在操作S310中，处理器950可以获取EUV图案布局的仿真结果。仿真结果可以基于EUV图案布局的预光学邻近校正布局pre-OPC和或校准模型。处理器950可以从存储器930获取EUV图案布局的仿真结果。存储器930可以响应于仿真结果加载到存储器930中而通过输入输出设备920和或接口940接收仿真结果。替代地，处理器950可以基于从存储器930接收到的EUV图案布局并且响应于执行从存储器930接收到的用于执行生成仿真结果的操作的指令而生成EUV图案布局的仿真结果。[0048]EUV图案布局的仿真结果可以包括仿真D0F、仿真EL、仿真LER区域参数和仿真LER宽度参数。基于满足期望的标准例如，小于或等于第一阈值的期望的仿真LER区域参数、以及小于或等于第二阈值的仿真LER宽度参数等），EUV图案布局的仿真结果可以被视为合适的仿真结果。此外，仿真LER区域参数可以是小于或等于第一阈值的随机边缘放置误差SEPE带空间，并且仿真LER宽度参数可以是小于或等于第二阈值的SEPE带宽。处理器950可以根据本领域已知的方法生成包括仿真D0F、仿真EL、仿真LER区域参数例如，SEPE带空间）和仿真LER宽度参数例如，SEPE带宽在内的EUV图案布局的仿真结果。[0049]在操作S320中，处理器950可以基于仿真D0F、仿真EL、仿真LER区域参数、仿真LER宽度参数以及用于仿真结果的加权值w来确定相关性参数CP。加权值w可以基于经验研究来确定，并且可以基于个案来修改。加权值w可以包括一个或多个分量。可以通过EUV图案布局的仿真结果中的线和空间图案或其他图案来提取初始加权值w。相关性参数CP可以指示EUV图案布局的仿真结果与EUV图案布局的实际晶片结果之间的相关性。以下提供了相关性参数CP可以是EUV图案化预测指数EpPix值的非限制性示例，但是示例性实施例不限于此。[0050]在操作S330中，处理器950可以基于相关性参数CP生成预测晶片工艺窗口。预测晶片工艺窗口可以指示EUV图案布局的实际晶片结果是否将包括图案化缺陷。实际晶片结果可以包括在EUV图案化工艺中使用掩模版reticle在晶片上形成的抗蚀剂图案，并且可以基于相关性参数CP和预测晶片工艺窗口对掩模版进行订制。[0051]在操作S340中，处理器950可以基于CP和预测晶片工艺窗口来确定掩模结构是否适合于订制。例如，处理器950可以将相关性参数CP的值与第一值Vl和第二值V2以及可选的一个或多个不同值V3至Vn进行比较，其中η可以是整数，V2可以大于Vl，V3可以大于V2,等等例如，Vn可以大于Vn-I。响应于大于Vl并且小于或等于V2的相关性参数CP的值，处理器950可以确定掩模结构适合于订制。换句话说，响应于大于Vl且小于或等于V2的CP值，处理器950可以预测在操作S310中获取的EUV图案布局的仿真结果将与良好的晶片结果例如，图案将在所有晶片工艺窗口内或在焦点范围之外很好相关。在例如Vl10，处理器950可以执行操作S845以对经优化的源的关键图案中的单个光学邻近校正OPC目标尺寸进行优化，然后返回到操作S810。响应于对于所有样本的可接受的相关性参数CP例如，010，处理器950可以进行到操作S880以对关键样本中排除的该另一样本中的单个OPC进行优化。[0105]参考图8A和图8B，图8B中的操作S870是由专利算法生成的候选源，并且图8A中的操作S875是使用装置900由成本函数生成的源。操作S870和S875可以具有不同的源形状。在一些示例性实施例中，图8A中装置900的与操作S875相关的成本函数可以是对于所有样本用于使EpPix值小于或等于期望值例如，10参见图8B中的操作S830和S860的SEPE参数例如，SEPE带宽和或SEI3E带空间，如图1中讨论的）。专利算法可以是迭代处理以减小EpPiX值。[0106]参考图8A和图8B，在处理器950在操作S870中选择由专利算法生成的候选源之后，选择由成本函数生成的候选源S875并且可以对掩模结构进行订制。然后，在操作S890中，可以使用用于EUV工艺的候选源条件和订制的掩模结构在晶片上形成抗蚀剂图案。在操作S890中，可以在晶片上评估抗蚀剂图案以在操作S893中检查缺陷。如果缺陷级别小于或等于可接受的阈值级别，则在操作S895中，可以将操作S875中的候选源选择为最终源。如果缺陷级别超过可接受的阈值级别，则可以在操作S897中修正并重新测试源和或EUV掩模布局，然后可以重复图8A和图8B的操作S810至S890。[0107]因为在操作S875中对候选源的选择、之后对掩模结构的订制以及操作S890中的晶片评估之间可能存在等待时间，所以可以在对掩模结构订制之前执行根据一些示例性实施例的用于使用处理器确定是否对掩模结构进行订制的方法，以减少对不适合于实际EUV图案化工艺的掩模结构订制的可能性。如上所述，在对掩模结构订制之前，处理器950可以基于EUV仿真结果和经验模型来确定EUV布局的关键图案和其他图案中的特征的相关性参数CP例如，EpPix，以预测待订制的掩模结构是否将适用于实际的EUV图案化工艺。因此，根据示例性实施例，可以限制和或防止对不适合于实际EUV图案化工艺的掩模进行订制的时间和费用。[0108]图8C是用于解释根据一些示例性实施例的专利算法的示例的流程图。在一些示例性实施例中，响应于执行存储在存储器930中的指令，图9中装置900的处理器950可以被配置为执行本申请的以下参考图8C所讨论的专利算法示例。[0109]参考图8C和图9,在操作S820a中，处理器950可以执行源掩模优化（SMO。在操作S820b中，处理器950可以通过高达期望极限（例如，阈值极限）的若干次迭代来重复操作S820a的SM0,以生成使边缘放置误差EPE最小化的经优化的源掩模。例如，在操作S820b中，可以重复操作S820a的SMO以产生具有OEI3E和或最小水平的EI3E的源。然后，在操作S820c中，处理器950可以生成候选源。然后，在操作S825中，处理器950可以检查单个样本的EpPix值。在操作S827中，响应于单个样本的EpPix值小于或等于10或不同的期望级别），处理器950可以结束本专利算法处理。备选地，在操作S827中，响应于EpPix值大于10,处理器950可以进行至操作S832。在操作S832中，处理器950可以通过迭代处理来优化目标尺寸例如，调整目标的维度）。在操作S833和S837中，处理器950可以响应于用于目标尺寸优化的迭代次数小于或等于期望极限（例如，100而重新运行SM0。备选地，在操作S833中，响应于用于目标尺寸优化的迭代次数大于期望极限（例如，100，处理器950可以返回到在操作S820b中用于减小边缘放置误差的迭代处理。[0110]参考图9,在一些示例性实施例中，响应于执行存储在存储器930中的指令，处理器950可以被配置为根据基于EUV图案化布局的仿真结果的加权值w、仿真D0F、仿真EU仿真LER区域参数和仿真LER宽度参数来确定相关性参数CP。此外，响应于执行存储在存储器930中的指令，处理器950可以基于相关性参数CP生成预测晶片工艺窗口（例如，生成FEM，并且处理器可以被配置为基于CP和预测晶片工艺窗口来确定是否对掩模结构订制。[0111]在一些示例性实施例中，响应于执行存储在存储器930中的指令，处理器950可以被配置为将相关性参数CP确定为根据上述等式1的EpPix值。[0112]图10是根据一些示例性实施例的包括图9中的装置和用于形成掩模结构的装置在内的系统的不意图。[0113]参考图10,在一些示例性实施例中，系统可以包括耦接到EUV掩模组装装置1000的图9中的装置900。所述EUV掩模组装装置1000可以包括EUV掩模版形成装置1010、EUV表膜形成装置1020和掩模装配器1030中的至少一个。响应于装置900的处理器950基于EUV图案布局的仿真结果生成合适的相关性参数CP例如，VKCP彡V2，处理器950可以对EUV掩模结构进行订制。处理器950可以控制装置900以指导EUV掩模组装装置1000基于EUV图案层的仿真结果形成掩模版，形成表膜，并且将表膜附接到掩模版以形成EUV掩模组件。EUV掩模版形成装置1010可以包括沉积设备和图案化设备，以用于在合适的基底上形成EUV掩模版结构。EUV表膜形成装置1020包括用于形成合适表膜的沉积设备。掩模装配器1030可以通过将表膜结合到带有表膜框架的EUV掩模版来形成EUV掩模组件。图11中示出了EUV掩模组件的示例。[0114]图11是示出根据一些示例性实施例的EUV图案化工艺的示意图。[0115]参考图11，根据一些示例性实施例的EUV图案化工艺可以包括:利用由EUV光源100生成的EUV光入照射掩模组件。EUV光源100可以使用碳等离子体生成波长约为13.5nm的EUV光λ，但示例性实施例不限于此，并且可以替代地使用其他激光器结构。掩模组件可以包括若干个掩模结构:掩模版200、表膜220和将表膜220连接到掩模版200的框架210。表膜220可以包括碳层。根据一些示例性实施例，掩模组件可以使用EUV掩模组装装置1000形成。[0116]掩模版200可以使EUV光λ反射向形成在晶片300上的光致抗蚀剂层PR。掩模版200可以包括图案，并且掩模版的图案可以在与掩模版200的图案对应的位置处曝光晶片300上的光致抗蚀剂层PR。在光致抗蚀剂层PR被曝光之后，可以形成曝光后烘烤和显影过程PEBDEVELOP以在晶片300上形成光致抗蚀剂图案PRPATTERNPR图案）。[0117]应当理解的是，这里描述的示例性实施例应仅被认为是描述性的而不是为了起限制作用。虽然已经具体示出和描述了一些示例性实施例，但是本领域普通技术人员将会理解，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节上的变化。

权利要求：1.一种用于使用处理器确定是否对掩模结构进行订制的方法，所述方法包括：获取EUV图案布局的仿真结果，所述仿真结果包括仿真焦深DOF、仿真能量容忍度EL、小于或等于第一阈值的仿真线边缘粗糙度LER区域参数以及小于或等于第二阈值的仿真线边缘粗糙度宽度参数，所述仿真线边缘粗糙度区域参数指示所述EUV图案布局的仿真结果中的一个或多个区域特征的粗糙度，所述仿真线边缘粗糙度宽度参数指示所述EUV图案布局的仿真结果中的一个或多个线特征的粗糙度；使用所述处理器基于所述仿真焦深、所述仿真能量容忍度、所述仿真线边缘粗糙度区域参数、所述仿真线边缘粗糙度宽度参数以及用于所述仿真结果的加权值来确定相关性参数CP，所述相关性参数指示所述EUV图案布局的仿真结果与所述EUV图案布局的实际晶片结果之间的相关性；使用所述处理器基于所述相关性参数生成预测晶片工艺窗口，所述预测晶片工艺窗口指示所述EUV图案布局的实际晶片结果是否包括图案化缺陷；以及基于所述相关性参数和所述预测晶片工艺窗口来确定所述掩模结构适合于订制。2.根据权利要求1所述的方法，其中，所述仿真线边缘粗糙度区域参数是小于或等于所述第一阈值的随机边缘放置误差SEPE带空间，所述仿真线边缘粗糙度宽度参数是小于或等于所述第二阈值的随机边缘放置误差带宽。3.根据权利要求2所述的方法，其中，确定所述相关性参数包括根据下述等式1来计算EpPiX值：[等式1]EpPix={1+Wia+Wiib-e，f}X1+Wiiic+Wivd}其中，在等式1中，a是所述仿真焦深的焦点中心，b是所述仿真能量容忍度的剂量中心，c是所述随机边缘放置误差带空间，d是所述随机边缘放置误差带宽，Wi、Wii、Wiii和Wiv是所述加权值的分量，以及e，f是曝光-焦点补偿因子。4.根据权利要求3所述的方法，其中，生成所述预测晶片工艺窗口包括:使用所述处理器基于所述EpPix值生成焦点曝光度量FEM的预测。5.根据权利要求4所述的方法，其中，生成所述焦点曝光度量的预测包括:生成预测的焦点曝光度量余量图。6.根据权利要求5所述的方法，其中，生成所述焦点曝光度量的预测包括:生成所述预测的焦点曝光度量余量图以包括第一焦点区域、围绕所述第一焦点区域的第二焦点区域、围绕所述第二焦点区域的第三焦点区域和围绕所述第三焦点区域的第四焦点区域；生成所述预测晶片工艺窗口包括以下操作中的至少一项：响应于所述EpPix值大于第一值且小于或等于第二值，预测不会在所述第一焦点区域至所述第四焦点区域中发生图案化缺陷或者在所述第四焦点区域处发生图案化缺陷，响应于所述EpPix值大于所述第二值且小于或等于第三值，预测在所述第三焦点区域和所述第四焦点区域中的至少一个中发生图案化缺陷，响应于所述EpPix值大于所述第三值且小于或等于第四值，预测在所述第二焦点区域、所述第三焦点区域和所述第四焦点区域中的至少一个中发生图案化缺陷，以及响应于所述EpPix值大于所述第四值，预测在所述第一焦点区域、所述第二焦点区域、所述第三焦点区域和所述第四焦点区域中的至少一个中发生图案化缺陷。7.根据权利要求6所述的方法，其中，所述第一值为〇，所述第二值为10，所述第三值为20,以及所述第四值为30。8.根据权利要求3所述的方法，其中，所述曝光-焦点补偿因子e，f基于经验模型。9.根据权利要求8所述的方法，其中，所述曝光-焦点补偿因子e，f在1至10的范围内。10.根据权利要求1所述的方法，其中，获取所述EUV图案布局的仿真结果包括:基于预光学邻近校正布局预OPC布局和校准模型生成所述仿真结果。11.根据权利要求1所述的方法，其中，所述加权值w基于经验模型。12.根据权利要求11所述的方法，其中，所述加权值w在1至10的范围内。13.根据权利要求1所述的方法，其中，所述EUV图案布局的仿真结果包括仿真锚点图案和仿真半隔离图案。14.根据权利要求1所述的方法，还包括：响应于所述相关性参数的值大于期望值，通过调整所述EUV图案布局中的特征来形成修正后的EUV图案布局；获取所述修正后的EUV图案布局的修正后的仿真结果，所述修正后的仿真结果包括修正后的仿真焦深、修正后的仿真能量容忍度、小于或等于所述第一阈值的修正后的仿真线边缘粗糙度区域参数、小于或等于所述第二阈值的修正后的仿真线边缘粗糙度宽度参数以及修正后的加权值；基于所述修正后的仿真焦深、所述修正后的仿真能量容忍度、所述修正后的仿真线边缘粗糙度区域参数、所述修正后的仿真线边缘粗糙度宽度参数和所述修正后的加权值，使用所述处理器确定修正后的相关性参数，所述修正后的相关性参数指示所述修正后的EUV图案布局的所述修正后的仿真结果与所述修正后的EUV图案布局的实际晶片结果之间的相关性；基于所述修正后的相关性参数生成修正后的预测晶片工艺窗口，所述修正后的预测晶片工艺窗口指示所述修正后的EUV图案布局的实际晶片结果是否包括图案化缺陷；以及基于所述修正后的相关性参数和所述修正后的预测晶片工艺窗口来确定所述掩模结构适合于订制。15.根据权利要求14所述的方法，其中，所述修正后的仿真线边缘粗糙度区域参数是小于或等于所述第一阈值的修正后的随机边缘放置误差SEPE带空间，所述修正后的仿真线边缘粗糙度宽度参数是小于或等于所述第二阈值的修正后的随机边缘放置误差带宽，确定所述修正后的相关性参数包括根据下述等式1计算EpPix值：[等式1]EpPix={1+Wia+Wiib-e，f}X1+Wiiic+Wivd}其中，在等式1中，a是所述修正后的仿真焦深的焦点中心，b是所述修正后的仿真能量容忍度的剂量中心，c是所述修正后的随机边缘放置误差带空间，d是所述修正后的随机边缘放置误差带宽，Wi、Wii、Wiii和Wiv是所述修正后的加权值的分量，以及e，f是修正后的曝光-焦点补偿因子。16.—种用于制造EUV掩模的方法，所述方法包括：执行权利要求1所述的方法；以及响应于所述相关性参数的值小于期望值而对所述掩模结构进行订制。17.—种存储计算机可执行指令的非暂时性计算机可读介质，所述计算机可执行指令在由处理器执行时使所述处理器执行用于确定是否对掩模结构进行订制的操作，所述操作包括：获取EUV图案布局的仿真结果，所述仿真结果包括仿真焦深DOF、仿真能量容忍度EL、小于或等于第一阈值的仿真线边缘粗糙度LER区域参数以及小于或等于第二阈值的仿真线边缘粗糙度宽度参数；基于所述仿真焦深、所述仿真能量容忍度、所述仿真线边缘粗糙度区域参数、所述仿真线边缘粗糙度宽度参数和用于所述仿真结果的加权值，确定相关性参数CP，所述相关性参数指示所述EUV图案布局的仿真结果与所述EUV图案布局的实际晶片结果之间的相关性；基于所述相关性参数生成预测晶片工艺窗口，所述预测晶片工艺窗口指示所述EUV图案布局的实际晶片结果是否包括图案化缺陷；以及基于所述相关性参数和所述预测晶片工艺窗口来确定所述掩模结构适合于订制。18.—种用于确定是否对掩模结构进行订制的装置，所述装置包括：存储器；以及耦接到所述存储器的处理器，所述处理器响应于执行从所述存储器接收的指令而被配置为基于仿真焦深DOF、仿真能量容忍度EL、仿真线边缘粗糙度LER区域参数、仿真线边缘粗糙度宽度参数和加权值来确定相关性参数CP，所述仿真焦深、所述仿真能量容忍度、所述仿真线边缘粗糙度区域参数、所述仿真线边缘粗糙度宽度参数基于EUV图案布局的仿真结果，所述相关性参数指示所述EUV图案布局的仿真结果与所述EUV图案布局的实际晶片结果之间的相关性，所述处理器被配置为基于所述相关性参数生成预测晶片工艺窗口，所述预测晶片工艺窗口指示所述EUV图案布局的实际晶片结果是否包括图案化缺陷，以及所述处理器被配置为基于所述相关性参数和所述预测晶片工艺窗口来确定所述掩模结构适合于订制。19.根据权利要求18所述的装置，其中，所述仿真线边缘粗糙度区域参数是小于或等于第一阈值的随机边缘放置误差（SEPE带空间，所述仿真线边缘粗糙度宽度参数是小于或等于第二阈值的随机边缘放置误差带宽，以及所述处理器被配置为通过根据下述等式1计算EpPix值来确定所述相关性参数：[等式1]EpPix={l+wia+wiib-e，f}X1+Wiiic+Wivd}其中，在等式1中，a是所述仿真焦深的焦点中心，b是所述仿真能量容忍度的剂量中心，c是所述随机边缘放置误差带空间，d是所述随机边缘放置误差带宽，Wi、Wii、Wiii和Wiv是所述加权值的分量，以及e，f是曝光-焦点补偿因子。20.根据权利要求19所述的装置，其中，所述处理器被配置为基于所述EpPix值生成预测晶片工艺窗口，作为焦点曝光度量FEM。

百度查询： 三星电子株式会社 用于确定是否对掩模结构进行订制的方法、非暂时性计算机可读介质和/或装置