龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
申请/专利权人：桂林电子科技大学
摘要：本实用新型公开一种逐次逼近和事件驱动混合型电平交叉ADC电路采用了新颖的LCADC和SARADC的混合型架构，可以在很低的时钟频率下实现任意输入频率的电平交叉检测，同时SARADC在低时钟频率时具有非常优越的低能耗性能，可以使得整个系统的功耗很低，并且通过SARADC可以使得系统的输出不受LCADC精度的影响，同时也无需进行信号的再生处理，可以直接对输出的数据进行后续的数字信号处理。同时，本实用新型使用了数模混合设计方法，对于系统中的逻辑处理模块使用数字方法实现，从而无需外部的FPGA等逻辑器件，提高了电路集成度和使用的便捷性。
主权项：1.一种逐次逼近和事件驱动混合型电平交叉ADC电路，其特征是，包括电平交叉模数转换模块、系统时钟产生模块、逐次逼近模数转换模块、以及开关信号产生模块；电平交叉模数转换模块连接外部输入的电源电压Vss、模拟信号Vin、参考电压Vref、基准电压VH与基准电压VL，开关信号产生模块输出的开关控制信号a[0]～a[5]与b[0]～b[5]，以及系统时钟产生模块输出的时钟信号CLK_DAC、CLK_DACN与CLK_COMP；电平交叉模数转换模块输出控制信号S0与S1；系统时钟产生模块连接外部输入的电源电压Vss与时钟信号CP，以及电平交叉模数转换模块输出的控制信号S0与S1；系统时钟产生模块输出时钟信号CLK_DAC、CLK_DACN与CLK_COMP和控制信号FS；逐次逼近模数转换模块连接外部输入的电源电压Vss与模拟信号Vin，以及系统时钟产生模块输出的控制信号FS；逐次逼近模数转换模块输出数字信号D[10:0]；开关信号产生模块连接逐次逼近模数转换模块输出的数字信号D[10:0]中的高六位信号D[5]～D[10]，以及系统时钟产生模块输出的时钟信号CLK_DAC；开关信号产生模块输出开关控制信号a[0]～a[5]和开关控制信号b[0]～b[5]。
全文数据：
权利要求：
百度查询： 桂林电子科技大学 一种逐次逼近和事件驱动混合型电平交叉ADC电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号