首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

多手段复合的调制类型识别模型轻量化处理方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:西安电子科技大学

摘要:本发明公开了一种多手段复合的调制类型识别模型轻量化处理方法,设计并搭建高性能电磁信号调制类型识别网络ResNet,并从FPGA中采集生成各种信噪比下包含多种调制类型的数据集;基于所述各种信噪比下包含多种调制类型的数据集对网络进行训练;通过FPGM剪枝算法,结合FPGA的资源量对网络进行递进剪枝,直至每一层剪枝了97%的参数;结合欧几里得距离计算定点数和浮点数的相似度,确定能表达网络最佳性能的量化比例,并导出量化后的参数;在FPGA上先对IQ数据进行预处理,然后融合BN层和卷积层并基于移位寄存器,设计全并行和部分并行的实现方案,接着利用Matlab分析每一层输出数据的最大最小值,确定数据的截位标准;最后验证网络的正确性。

主权项:1.一种多手段复合的调制类型识别模型轻量化处理方法,其特征在于,该方法包括:设计并搭建高性能电磁信号调制类型识别网络ResNet,并从FPGA中采集生成各种信噪比下包含多种调制类型的数据集;基于所述各种信噪比下包含多种调制类型的数据集对网络进行训练;通过FPGM剪枝算法,结合FPGA的资源量对网络进行递进剪枝,直至每一层剪枝了97%的参数;结合欧几里得距离计算定点数和浮点数的相似度,确定能表达网络最佳性能的量化比例,并导出量化后的参数;在FPGA上先对IQ数据进行预处理,然后融合BN层和卷积层并基于移位寄存器,设计全并行和部分并行的实现方案,接着利用Matlab分析每一层输出数据的最大最小值,确定数据的截位标准;最后验证网络的正确性;所述通过FPGM剪枝算法,结合FPGA的资源量对网络进行递进剪枝,直至每一层剪枝了97%的参数,具体为:以从第i个卷积层剪枝m个卷积核,从当前层的卷积核中找到m个与其余卷积核的欧氏距离之和最小的卷积核;删除m个卷积核以及这些卷积核对应的特征映射;根据剪枝后的特征映射删除下一层卷积核m个输入通道参数;根据当前层和下一层的剪枝结果创建一个新的卷积核矩阵,并将剩余的权值复制到新模型中;比较三种并行设计下的DSP资源数,以需要资源最少的输入通道全并行设计方案为标准,依照FPGM算法对网络进行剪枝,在剪枝过程中采用了分5次递进剪枝的方案,即每剪枝完一次,会再训练网络,直至每一层剪枝了97%的参数;所述结合欧几里得距离计算定点数和浮点数的相似度,确定能表达网络最佳性能的量化比例,并导出量化后的参数,具体为:对Q值进行了多次选择,每完成一次量化将参数导入FPGA模型中,保存每一层的定点数输出;然后基于欧氏距离,对每一层的输出进行验证,欧氏距离越小,数据相似度越大;欧氏距离越大,数据相似度越小,其中{x1,x2,...,xn}表示神经网络第i层输出的n个浮点数结果,{y1,y2,...,yn}表示FPGA第i层输出的n个定点数经过浮点化后的结果,最后从Pytorch中导出能最好表达网络的参数;所述设计全并行和部分并行的实现方案,具体为:在进行Conv1层全并行设计时,首先设计30个移位寄存器对IQ两路数据分别进行缓存,当所有寄存器缓存满后,进行卷积乘运算,然后设计全流水的加法器对卷积乘的结果进行累加;在进行Conv2_1层输入通道全并行设计时,首先按照输入通道将卷积核分组拼接,并永久保存,然后将输入参数反复读取等同于输出通道数的次数,并和相同格式的卷积核参数进行卷积运算,此时得到等同于输入通道数个数的结果,每个对应一个输入通道,且包含所有输出通道的结果,然后按照输入通道将结果对应相加,得到最终的输出结果;所述输出结果以串行的方式输出,将串行结果拆开,然后分别存储进多个RAM中,等待下个卷积操作。

全文数据:

权利要求:

百度查询: 西安电子科技大学 多手段复合的调制类型识别模型轻量化处理方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

相关技术
相关技术
相关技术
相关技术