买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：东南大学

摘要：本发明公开了一种极化码置信传播译码器性能评估与设计空间探索方法及系统，本发明将极化码置信传播译码器的基线架构图按照组合逻辑和时序逻辑电路分类重构成基于与非门的表达形式，给出硬件性能指标（吞吐率和面积）与码字参数的表达式；本发明进一步定义了特定误帧率性能下的信噪比作为新的算法性能指标，给出信噪比与码字参数的表达式；本发明还建立了基于吞吐率、面积和信噪比的译码器多维设计空间，将译码器的设计建模成离散整数多目标优化问题，并给出设定约束下的帕累托最优方案。本发明能够加快极化码置信传播译码器的设计周期，改善设计架构的灵活性，并提高优化效率。

主权项：1.一种极化码置信传播译码器硬件性能指标评估方法，其特征在于，包括如下步骤：将极化码置信传播译码器的组合逻辑和时序逻辑电路分别重构成基于与非门的架构，得到与码长和并行度相关的整个译码器架构所消耗的二输入与非门个数以及基于二输入与非门的延时；包括：将电路架构分类成组合逻辑部分和时序逻辑部分，分别求解每个部分的二输入与非门消耗，然后再进行合并得到整个电路架构的二输入与非门消耗；对于组合逻辑电路，首先根据组合逻辑电路的真值表来确定其输入和输出的逻辑关系，然后推导出输出和输入之间的逻辑表达式，再根据逻辑表达式确定多输入与门、多输入或门和单输入非门的消耗，最后再基于多输入与门、多输入或门和单输入非门与二输入与非门的转换关系计算二输入与非门消耗；对于时序逻辑电路，分为D触发器和组合逻辑电路，通过计算D触发器的个数对应的二输入与非门消耗以及组合逻辑电路对应的二输入与非门消耗，整合得到整个时序逻辑电路的二输入与非门消耗；将整个译码器架构转换成基于二输入与非门的形式，然后计算译码器关键路径所经过的二输入与非门个数，其结果用来度量译码器基于二输入与非门的延时；以吞吐率和或面积作为译码器硬件性能指标度量，所述吞吐率TP基于译码器信息比特的个数K、译码器架构的时钟周期消耗数CC以及所述基于二输入与非门的延时确定；，其中DelayN,M表示与码长N和并行度M相关的整个译码器架构基于二输入与非门的延时，tNAND表示一个二输入与非门的实际延时，s表示放缩系数；所述面积由所述整个译码器架构所消耗的二输入与非门个数度量。

全文数据：

权利要求：

百度查询： 东南大学 一种极化码置信传播译码器性能评估与设计空间探索方法及系统