首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种反熔丝型FPGA反熔丝查空测试设计电路以及方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:中国电子科技集团公司第五十八研究所

摘要:本发明涉及一种反熔丝型FPGA反熔丝查空测试设计电路以及方法,其中的设计电路中电源端口的VPP端输入施加电压并检测电流到列寻址编程电路,同时数据端口还输出指令和数据到控制器,控制器输出端分别与列寻址编程电路、行寻址编程电路之间通信相连,所述的列寻址编程电路、行寻址编程电路与反熔丝阵列相连。且测试方法,测试方法针对反熔丝阵列设置,即面向对象为若干个反熔丝。本发明的测试设计电路以及方法可以在不增加电路规模基础上,高效、准确地检测电路中所有反熔丝阻值是否合格,以使反熔丝型FPGA的反熔丝查空测试速度更快,大大提高芯片的筛选效率。

主权项:1.一种反熔丝型FPGA反熔丝查空测试设计电路,其特征在于:包括端口、控制器、列寻址编程电路、行寻址编程电路和反熔丝阵列,所述的端口同时包括电源端口、数据端口,其中电源端口的端口VPP输入施加电压到列寻址编程电路,并检测端口VPP电流,同时数据端口输出指令和数据到控制器,控制器输出端分别与列寻址编程电路、行寻址编程电路之间通信相连,所述的列寻址编程电路、行寻址编程电路与反熔丝阵列相连;所述的端口、控制器、列寻址编程电路、行寻址编程电路均复用反熔丝编程通路模块;所述的列寻址编程电路、行寻址编程电路与端口、反熔丝阵列之间构成信息的回路;所述的反熔丝阵列内设有若干个单个反熔丝,其中一个反熔丝设有一个编程通路,其中的编程通路中包括行布线h_track、行寻址寄存器、行编程通路、列布线v_track、列寻址寄存器、列编程通路、反熔丝单元AF、端口VPP和端口GND,端口GND接地,所述的控制器将数据分别加载到行寻址寄存器、列寻址寄存器,从而进一步驱动控制行编程通路、列编程通路;所述的行编程通路包括4个NMOS管,行寻址寄存器输出Ctrl_H0接第一个NMOS管的栅极,行寻址寄存器输出Ctrl_L0接第二个NMOS管的栅极,行寻址寄存器输出Ctrl_h接第三个NMOS管的漏极,第一个NMOS管的漏极接端口VPP,第一个NMOS管的源极连接第二个NMOS管的漏极和第四个NMOS管的源极,第二个NMOS管的源极连接端口GND,第三个NMOS管的栅极接端口VSV,第三个NMOS管的源极接第四个NMOS管的栅极,第四个NMOS管的漏极接行布线h_track;所述的列编程通路包括4个NMOS管Ⅱ,列寻址寄存器输出Ctrl_H1接第一个NMOS管Ⅱ的栅极,列寻址寄存器输出Ctrl_L1接第二个NMOS管Ⅱ的栅极,列寻址寄存器输出Ctrl_v接第三个NMOS管Ⅱ的漏极,第一个NMOS管Ⅱ的漏极接端口VPP,第一个NMOS管Ⅱ的源极连接第二个NMOS管Ⅱ的漏极和第四个NMOS管Ⅱ的源极,第二个NMOS管Ⅱ的源极连接端口GND,第三个NMOS管Ⅱ的栅极接端口VSV,第三个NMOS管Ⅱ的源极接第四个NMOS管Ⅱ的栅极,第四个NMOS管Ⅱ的漏极接列布线v_track;所述的行寻址寄存器、列寻址寄存器加载数据后,Ctrl_H0为低电平关闭行编程通路第一个NMOS管,Ctrl_L0为高电平打开行编程通路第二个NMOS管,Ctrl_h传输高压,Ctrl_H1为高电平打开列编程通路第一个NMOS管Ⅱ,Ctrl_L1为低电平关闭列编程通路第二个NMOS管Ⅱ,Ctrl_v传输高压,此时,反熔丝单元AF便被选中,通过在端口VPP施加电压,同时检测端口VPP电流,根据这个电流值便可判断该反熔丝阵列的总体阻值是否合格。

全文数据:

权利要求:

百度查询: 中国电子科技集团公司第五十八研究所 一种反熔丝型FPGA反熔丝查空测试设计电路以及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

相关技术
相关技术
相关技术
相关技术