Document
拖动滑块完成拼图
个人中心

预订订单
服务订单
发布专利 发布成果 人才入驻 发布商标 发布需求

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 电子科技大学魏杰获国家专利权

电子科技大学魏杰获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉电子科技大学申请的专利一种自适应性高压低损耗功率器件获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN115832036B

龙图腾网通过国家知识产权局官网在2025-04-18发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202211453126.5,技术领域涉及:H10D12/00;该发明授权一种自适应性高压低损耗功率器件是由魏杰;朱鹏臣;王俊楠;杨可萌;戴恺纬;李杰;卢金龙;罗小蓉设计研发完成,并于2022-11-21向国家知识产权局提交的专利申请。

一种自适应性高压低损耗功率器件在说明书摘要公布了:本发明属于功率半导体技术领域,涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构,本发明在LIGBT阳极端引入自适应性PMOS结构,且该PMOS结构栅极由集成二极管控制。正向导通时,PMOS沟道关闭,电子抽取路径被阻断从而消除了snapback电压折回效应。关断过程中,随着阳极电压上升,LIGBT阳极PMOS沟道自适应性开启,漂移区内电子由电极11转化为空穴后,经PMOS沟道从P+集电区抽出;同时P+集电区与N型缓冲层几乎等电位短接,抑制P+集电区向漂移区注入空穴,二者共同加速器件关断以降低关断损耗。正向阻断时,P+集电区的空穴电流经POMS沟道由电极11转化为电子电流注入到漂移区,形成类MOS击穿模式,提高了击穿电压。因此,本发明具有更小的关断损耗和更高的击穿电压。

本发明授权一种自适应性高压低损耗功率器件在权利要求书中公布了:1.一种自适应性高压低损耗功率器件,包括自下而上依次层叠设置的P型衬底(1)、绝缘介质层(2)和N型半导体层,其中N型半导体被第一隔离槽和第二隔离槽分为第一N漂移区(31)和第二N漂移区(32),分别用于形成LIGBT部分和二极管部分;所述第一隔离槽由第一隔离槽介质层(92)和位于所述第一隔离槽介质层(92)中的第一隔离槽多晶硅层(91)构成;所述第二隔离槽由第二隔离槽介质层(94)和位于所述第二隔离槽介质层(94)中的第二隔离槽多晶硅层(93)构成;所述第一隔离槽和第二隔离槽均与所述绝缘介质层(2)上表面接触;所述二极管部分在所述第二N漂移区(32)表面沿横向方向分别形成二极管阴极结构、顶层P型区(101)和二极管阳极结构;所述二极管阴极结构包括第二P型阱区(42)和位于第二P型阱区(42)上层的第二P+体接触区(52);所述二极管阳极结构包括第二N型缓冲层(8)和位于第二N型缓冲层(8)上层的N+集电区(62);所述顶层P型区(101)位于二极管阴极结构和二极管阳极结构之间,其侧面分别与第二N型缓冲层(8)和第二P型阱区(42)接触;所述第二P+体接触区的引出端为二极管阴极,所述N+集电区(62)的引出端为二极管阳极;所述LIGBT部分在所述第一N漂移区(31)表面沿横向方向分别形成LIGBT阴极结构、栅极结构和LIGBT阳极结构;所述LIGBT阴极结构包括第一P型阱区(41)和位于第一P型阱区(41)上层且依次排列的第一P+体接触区(51)、N+发射区(61);所述栅极结构为平面栅结构,平面栅结构包括栅介质层(15)和覆盖在栅介质层上表面的多晶硅材料(16),所述栅介质层(15)位于N+发射区(61)和第一N漂移区(31)之间的第一P型阱区上层,一端与N+发射区(61)上表面接触,另一端与第一N漂移区(31)接触;所述LIGBT阳极结构包括第一N型缓冲层(71)和P+集电区(72),所述P+集电区(72)位于第一N型缓冲层(71)的上表面;所述第一P+体接触区(51)和N+发射区(61)的共同引出端为LIGBT阴极,且与二极管阴极短接,所述多晶硅材料(16)的引出端为栅极,所述的P+集电区(72)的引出端为LIGBT阳极,且与二极管阳极短接;其特征在于:所述LIGBT阳极结构还具有PMOS结构,包括所述第一N型缓冲层(71)、所述P+集电区(72)、第三P+体接触区(73)、N+体接触区(74)、电极(11)和栅电极结构;所述第三P+体接触区(73)与N+体接触区(74)位于第一N型缓冲层(71)的上表面,处于所述P+集电区(72)远离所述第一N漂移区(31)的一侧;所述N+体接触区(74)位于第三P+体接触区(73)远离P+集电区(72)一侧,第三P+体接触区(73)与N+体接触区(74)的共同引出端为电极(11);所述栅电极结构包括栅氧化层(14)和位于栅氧化层(14)上方的栅电极(13),所述栅氧化层(14)位于第一N型缓冲层(71)上层,一端与P+集电区(72)上表面接触,另一端与第三P+体接触区(73)上表面接触;所述二极管部分中顶层P型区(101)的表面靠近N+集电区(62)一侧具有电极(12),所述电极(12)与所述PMOS结构的栅电极(13)短接。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人电子科技大学,其通讯地址为:611731 四川省成都市高新西区西源大道2006号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。