买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜杭州电子科技大学申请的专利一种乘法优化的低通FIR滤波器实现方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114744982B 。

龙图腾网通过国家知识产权局官网在2025-05-06发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210497553.7，技术领域涉及：H03H17/06；该发明授权一种乘法优化的低通FIR滤波器实现方法是由黄继业;谢辉;董哲康;杨宇翔;何志伟设计研发完成，并于2022-05-09向国家知识产权局提交的专利申请。

本一种乘法优化的低通FIR滤波器实现方法在说明书摘要公布了：本发明公开了一种乘法优化的低通FIR滤波器实现方法，包括初始计算单元、通用计算单元和求和电路。以流水线形式级联而成的N‑1个电路结构相似的通用计算单元N‑1为滤波器阶数对输入信号进行延时和加法运算，该计算单元的HDL代码由脚本语言自动生成；初始计算单元计算当前输入信号与第一项滤波器系数的乘积；求和电路对各级流水线的乘加结果进行求和运算。本发明以传统直接I型FIR滤波器作为基础，针对乘法电路进行了输入参数的位宽优化和结构优化，只需增加少量寄存器，即可大大减小乘法电路的面积。经15阶低通FIR滤波器的FPGA验证，本发明虽增加了约4.45％的DFF资源消耗，但使得LUT资源消耗量减少了13.12％，达到了通过乘法优化进行面积优化的目的。

本发明授权一种乘法优化的低通FIR滤波器实现方法在权利要求书中公布了：1.一种乘法优化的低通FIR滤波器实现方法，其特征在于，该方法实现的乘法优化的低通FIR滤波器包括以流水线形式级联而成的N-1个电路结构相同的通用计算单元、初始计算单元以及求和电路，其中，N-1为滤波器阶数；所述初始计算单元包括寄存器组REG0、寄存器组REG1和乘法器，其中，寄存器组REG0对当前输入信号进行延时寄存，乘法器对当前输入信号和第一项滤波器系数进行乘积运算，并将运算结果寄存至寄存器组REG1；所述通用计算单元包括寄存器组REG00、寄存器组REG11、加法器组和通用加法器，其中，寄存器组REG00对来自前级的输入信号进行延时，加法器组配合移位运算和通用加法器进行式1的计算：resi＝ai-ai-1*xn-i+resi-1，i∈[1,N-1]且i∈Z1res0为来自初始计算单元中寄存器组REG1的输出数据，ai为预生成的第i个滤波器系数，xn为n时刻的输入信号，需要说明的是，res0由式2计算得到：res0＝a0*xn2寄存器组REG11对resi进行数据寄存；通用加法器对本级通用计算单元中加法器组的输出结果和初始计算单元的寄存器组REG1或前级通用计算单元的寄存器组REG11的值进行求和；所述求和电路对N个计算单元中寄存器组REG1和寄存器组REG11所寄存的值进行求和运算，N个计算单元包括一个初始计算单元和N-1个通用计算单元；所述通用计算单元中的加法器组对相邻两项原始滤波器系数ai和ai-1进行有符号减法运算，获取低数据位宽的系数差值ai-ai-1，并利用该加法器组，配合移位运算，求得ai-ai-1*xn-i的值；所述通用计算单元具有相同的电路结构，利用脚本语言自动生成通用计算单元硬件逻辑电路所对应的HDL代码；所述利用脚本语言自动生成通用计算单元硬件逻辑电路所对应的HDL代码，具体包括以下步骤：S10，利用MATLAB预先生成滤波器系数a0～aN-1，并进行量化处理；S20，脚本语言读取S10中生成的滤波器系数序列，进行有符号数减法运算ai-ai-1，其中i∈[1,N-1]且i∈Z，并判断有符号差值序列的最大数据位宽，将其设为DW；S30，结合S10中a0、S20中有符号数ai-ai-1以及数据位宽DW，利用脚本语言自动生成通用计算单元硬件逻辑电路所对应的HDL代码，具体功能为：以加法电路配合移位运算，进行表达式1的计算；S10中滤波器为阶数为N-1，长度为N的低通FIR滤波器，其系统差分方程如下： 令S1＝a0xn+[a1-a0]xn-1+…+[aN-2-aN-3]xn-N+2+[aN-1-aN-2]xn-N+1；令S2＝a0xn-N+1+…+aN-3xx-N+2+aN-2xn-N+1；故其系统差分方程可简化为式3：yn＝S1+S23。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人杭州电子科技大学，其通讯地址为：310018 浙江省杭州市下沙高教园区2号大街1号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。