买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
申请/专利权人:深圳前海深蕾半导体有限公司
摘要:本发明涉及音频处理技术领域,公开了一种音频爆破音处理方法、装置、设备及存储介质,用于减小因Line‑out驱动器输出端上升以及下降阶跃响应所产生的pop音。方法包括:通过线路输出驱动器接收目标使能信号,并根据目标使能信号生成线路输出驱动器的目标响应操作,其中,目标响应操作包括:启动或者禁用;当目标响应操作为启动时,通过预充放电电路对耦合电容进行充电,并判断耦合电容是否充电完成,若是,则使能启动线路输出驱动器;当目标响应操作为禁用时,通过预充放电电路对耦合电容进行放电,并判断耦合电容是否放电完成,若是,则使能关闭线路输出驱动器。
主权项:1.一种音频爆破音处理方法,其特征在于,所述音频爆破音处理方法包括:通过预置的线路输出驱动器接收目标使能信号,并根据所述目标使能信号生成所述线路输出驱动器的目标响应操作,其中,所述目标响应操作包括:启动或者禁用;其中,线路输出驱动器由放大器AMP和预充放电电路reframp两部分组成,放大器AMP的功能是放大AudioCodecDACout信号,预充放电电路reframp的功能是为耦合电容C充电,放大器AMP与AudioCodecDAC连接,AudioCodecDAC的输出端与放大器AMP的输入端连接,放大器AMP的使能端连接到DelayTs,放大器AMP的输出端Vout与耦合电容C的输入端连接,预充放电电路reframp的控制输入端接收使能信号pdb,预充放电电路reframp通过控制开关sw来连接或断开耦合电容C和放大器AMP输出端Vout之间的电路,低电平表示关闭线路输出驱动器,高电平表示启动线路输出驱动器;Vout是线路输出驱动器的输出;pdb_delay、pdb_amp、pdb_sw都是由pdb信号产生的中间状态信号;pdb_delay是通过一个数字计数器来设计将pdb延迟时间T得到;pdb_amp是用来控制放大器AMP的使能,由pdb信号和pdb_delay逻辑与得到,在需要线路输出驱动器启动时,首先经过延迟时间T使得Vout充电到Vmid后再使能打开放大器AMP,其中,Vmid为共模电压;在需要线路输出驱动器关闭时,首先要使能关闭AMP再Vout放电到0;pdb_sw是充放电电路reframp的输出信号vrefcap与AMP的输出信号Vout之间的开关控制信号,由pdb信号和pdb_delay逻辑异或得到;在需要充放电时闭合开关sw,不需要充放电时断开开关sw;当所述目标响应操作为启动时,通过预置的预充放电电路对耦合电容进行充电,并判断所述耦合电容是否充电完成,若是,则使能启动所述线路输出驱动器;其中,所述通过预置的预充放电电路对耦合电容进行充电,包括:控制预置的预充放电电路与输出电压之间的开关处于闭合状态;当所述开关处于闭合状态时,将所述预充放电电路设置为充电模式,并对预置的耦合电容进行充电;所述判断所述耦合电容是否充电完成,若是,则使能启动所述线路输出驱动器,包括:基于预设当目标时间段,将所述耦合电容充电至预设参考电位;当所述耦合电容充电至预设参考电位时,断开所述预充放电电路与输出电压之间的开关,使能启动所述线路输出驱动器;当所述目标响应操作为禁用时,通过预置的预充放电电路对所述耦合电容进行放电,并判断所述耦合电容是否放电完成,若是,则使能关闭所述线路输出驱动器;其中,所述通过预置的预充放电电路对所述耦合电容进行放电,包括:控制预置的预充放电电路与输出电压之间的开关处于闭合状态;当所述开关处于闭合状态时,将所述预充放电电路设置为放电模式,并对预置的耦合电容进行放电;所述判断所述耦合电容是否放电完成,若是,则使能关闭所述线路输出驱动器,包括:基于预设当目标时间段,将所述耦合电容放电至零;当所述耦合电容放电至零时,断开所述预充放电电路与输出电压之间的开关,使能关闭所述线路输出驱动器;其中,当预充放电电路reframp工作在充电模式时,MP0和MP1是差分输入管,MP0的栅端接地avss,源端接电流源Ib0,漏端接MN5漏端;MP1的栅端接vrefcap,源端接电流Ib0,漏端接地;MN5的栅端和漏端都与MP0的漏端相接,MN5的源端与地相接,接收来自流过MP0的电流;MN6的栅端与MN5的栅端相连,MN6的源端接地,MN6的漏端与MN7的源端相接;MN7的栅端接chag信号,MN7的源端与MN6的漏端相接,MN7的漏端与MP5的栅端和漏端都相接;MP6的漏端与MP5的源端相连,MP6的栅端与地相接,MP6的源端与Vmid相接;MPc0、MPc1到MPcN的栅端都与MP5栅端相连,MPc0、MPc1到MPcN的漏端都与MN10的栅端和漏端都相接;MN11的栅端与MN10栅端相连,MN11的漏端与MP7的栅端和漏端都相接,也和MP9的栅端相连,MN11的源端接地;MP8的栅端接地avss,MP8的源端接Vmid,MP8的漏端与MP7的源端相连;MP10的栅端与dischag信号相接,MP10的源端与Vmid相接,MP10的漏端与MP9的源端相连;MP9的漏端与vrefcap相接;当预充放电电路reframp工作在放电模式时,MN0和MN1是差分输入管,MN0的栅端与Vmid电压相连,源端接电流源Ib1,漏端与MP3的栅端和漏端都相接;MN1的栅端与vrefcap相连,源端接电流源Ib1,漏端接电源VDD;MP3的栅端和漏端都与MN0的漏端相连,接受来自流过MN0的电流;同时MP4的栅端与MP3的栅端相接,MP4的源端接电源VDD;MN2的栅端和漏端都和MP4的漏端相接,MN2的源端接地;MN2的栅端和MN3的栅端相接,MN3的漏端与MN4的漏端相接,MN3的源端接地;MN4的栅端接dischag信号,MN4的源端接MN3的漏端,MN4的漏端接MP5的漏端;MPc0、MPc1到MPcN的栅端都与MP5栅端相连,MPc0、MPc1到MPcN的漏端都与MN10的栅端和漏端都相接;MN9的栅端和MN10栅端相接,MN9的源端接地;MN8的栅端接dischag信号,MN8的源端与MN9的漏端相接,MN8的漏端与vrefcap信号相接;其中,当pdb信号由低电平转换为高电平时,预充放电电路工作在充电模式,此时chag信号为高电平,当pdb信号由高电平转换为低电平时,预充放电电路工作在放电模式,此时chag信号为低电平;dischag信号为chag信号通过非门产生的信号。
全文数据:
权利要求:
百度查询: 深圳前海深蕾半导体有限公司 音频爆破音处理方法、装置、设备及存储介质
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。