买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：英飞凌科技奥地利有限公司

摘要：公开了一种具有欠压锁定功能的电子电路及其方法。电子电路包括：被配置成接收供电电压的第一供电节点和第二供电节点；被配置成接收输入信号的输入端；以及被配置成耦接至晶体管器件的控制节点的输出端。电子电路还包括被配置成将供电电压与UVLO阈值进行比较的欠压锁定UVLO电路。电子电路被配置成基于上述比较在第一操作模式或第二操作模式中的一个操作模式下操作。UVLO电路被配置成在校准例程中基于供电电压生成UVLO阈值，并且电子电路被配置成在第一模式下根据输入信号生成输出信号，并且在第二模式下以预定方式与输入信号无关地生成输出信号。

主权项：1.一种电子电路，包括：被配置成接收供电电压的第一供电节点和第二供电节点，被配置成接收输入信号的输入端，以及被配置成耦接至晶体管器件的控制节点的输出端；以及欠压锁定UVLO电路，被配置成将所述供电电压与UVLO阈值进行比较，其中，所述电子电路被配置成基于所述比较在第一操作模式或第二操作模式中的一个模式下操作，其中，所述UVLO电路被配置成在校准例程中基于所述供电电压生成所述UVLO阈值，以及其中，所述电子电路被配置成在所述第一操作模式下根据所述输入信号生成输出信号，并且在所述第二操作模式下以预定方式与所述输入信号无关地生成输出信号。

全文数据：具有欠压锁定功能的电子电路及其方法技术领域本公开一般地涉及电子电路，特别是用于驱动晶体管器件的电子电路。背景技术用于驱动晶体管器件的电子电路，也可以称为驱动电路，通常包括用于接收第一供电电位的第一供电节点，用于接收第二供电电位的第二供电节点，用于接收输入信号的输入端，以及用于向晶体管器件提供输出信号的输出端。驱动电路被配置成基于供电电压生成驱动信号，该供电电压是第一供电电位和第二供电电位之间的电压，并且与输入信号一致。生成驱动信号可以包括根据输入信号将输出端耦接至第一供电节点或第二供电节点。驱动电路还可以包括欠压锁定UVLO电路，其监测供电电压并且如果供电电压下降到预定UVLO阈值以下则停用禁用驱动电路。不同类型的晶体管器件可能需要不同的第一供电电位和第二供电电位以及不同的UVLO阈值。需要一种被配置成驱动各种类型的晶体管器件的驱动电路。发明内容一个示例涉及一种电子电路。该电子电路包括：被配置成接收供电电压的第一供电节点和第二供电节点；被配置成接收输入信号的输入端；被配置成耦接至晶体管器件的控制节点的输出端；以及欠压锁定UVLO电路，被配置成将供电电压与UVLO阈值进行比较。电子电路被配置成基于上述比较在第一操作模式或第二操作模式中的一个操作模式下操作。UVLO电路被配置成在校准例程中基于供电电压生成UVLO阈值，并且电子电路被配置成在第一模式下根据输入信号生成输出信号，并且在第二模式下以预定方式与输入信号无关地生成输出信号。另一示例涉及一种方法。该方法包括：调节电子电路的UVLO阈值，该电子电路具有：被配置成接收供电电压的第一供电节点和第二供电节点；被配置成接收输入信号的输入端；以及被配置成耦接至晶体管器件的控制节点的输出端。调节UVLO阈值包括在校准例程中基于供电电压调节UVLO阈值。附图说明下面参照附图说明示例。附图用于说明某些原理，因此仅说明了用于理解这些原理所需的方面。附图不是按比例绘制的。在附图中，相同的附图标记表示相似的特征。图1示意性地示出了被配置成驱动晶体管器件并具有输入端、输出端、第一供电节点和第二供电节点的电子驱动电路的一个示例；图2A和图2B示出了可由第一供电节点接收的第一供电电位、可由第二供电节点接收的第二供电电位与晶体管器件的负载节点源极节点处的电位之间的关系的示例；图3示出了说明驱动电路可以如何在正常模式和欠压锁定UVLO模式下操作的一个示例的信号图；图4示出了说明被配置成获得UVLO阈值的校准例程的一个示例的信号图；图5示出了校准例程的流程图；图6示出了说明可以如何复位UVLO阈值的信号图；图7示出了具有UVLO电路、控制电路和驱动器的驱动电路的框图；图8示出了UVLO电路的一个示例；图9示出了控制电路的一个示例；图10示出了根据一个示例的驱动器；图11示出了说明图9中所示的驱动器的一种可能操作的信号图；图12示出了根据另一示例的驱动器；图13示出了被配置成测量在第一供电节点和第二供电节点处接收的供电电压并生成电压测量信号的测量电路的一个示例；图14示出了被配置成测量在第一供电节点和第二供电节点处接收的供电电压并生成电压测量信号的测量电路的另一示例；以及图15示出了说明图14所示的电子电路中出现的信号的时序图。具体实施方式在下面的详细描述中，参照附图。附图形成说明书的一部分，并且出于说明的目的，示出了可以如何使用和实现本发明的示例。应该理解的是，除非另外特别指出，否则本文描述的各种实施方式的特征可以彼此组合。图1示意性地示出了被配置成驱动晶体管器件101的电子驱动电路1的一个示例。出于说明目的，图1中也示出了晶体管器件101。仅出于说明的目的，晶体管器件101被绘制为MOSFET金属氧化物半导体场效应晶体管，特别是n型增强MOSFET。然而，这只是一个示例。任何其他类型的晶体管器件，例如任何其他类型的MOSFET或IGBT绝缘栅双极型晶体管也可以由驱动电路1驱动。参照图1，驱动电路1包括被配置成接收输入信号SIN的输入端11、被配置成耦接至晶体管器件101的控制节点的输出端12、第一供电节点13和第二供电节点14。在图1所示的MOSFET101中，控制节点是栅极节点G。可选地，电阻器104在下文中称为栅极电阻器可以连接在驱动电路1的输出端12与控制节点栅极节点之间。第一供电节点13和第二供电节点14被配置成接收供电电压VSUP。该供电电压VSUP由电压源装置生成，该电压源装置在驱动电路1操作时连接至第一供电节点13和第二供电节点14。根据一个示例，供电电压VSUP包括至少一个电压分量VSUP+、VSUP-并且电压源装置生成供电电压VSUP，使得至少一个电压分量VSUP+、VSUP-以晶体管器件101的第一负载节点S为基准。该第一负载节点S在下文中也称为源极节点，该源极节点处的电位在下文中称为源极电位VS。在图1所示的示例中，电压源装置包括第一电压源102，其耦接在第一负载节点S和第一供电节点13之间并且被配置成生成第一电压VSUP+，其形成供电电压VSUP的第一电压分量。第一电压源102耦接在第一供电节点13与第一负载节点S之间，使得第一供电节点13处的电位V+其在下文中被称为第一供电电位V+高于第一负载节点S处的电位VS。在驱动电路1操作时，第二供电节点14连接至第一负载节点S，或者如图1所示，第二电压源103连接在第一负载节点S与第二供电节点14之间。该可选的第二电压源103连接在第一负载节点S与第二供电节点14之间，使得第二供电节点14处的电位V-其在下文中被称为第二供电电位V-低于第一负载节点S处的电位VS。第二电压源提供第二电压VSUP-，其形成供电电压VSUP的第二电压分量。晶体管器件101是压控晶体管器件，并且根据控制节点栅极节点与第一负载节点源极节点之间的电压VGS导通或关断。该电压在下文中也称为栅极-源极电压VGS。晶体管器件101可以用作电子开关，用于切换与晶体管器件101的负载路径串联连接的电力负载。负载路径是晶体管器件101的在第一负载节点S与第二负载节点D之间的内部路径，第二负载节点D是图1所示的示例中的漏极节点。图2A和图2B示意性地示出了第一供电电位V+和第二供电电位V-与源极电位VS之间的关系。图2A示出了在存在第二电压源103的情况下这些电位之间的关系。在这种情况下，源极电位VS在第一供电电位V+和第二供电电位V-之间。在第一供电电位V+和源极电位VS之间的差由第一电压VSUP+给出，即V+-VS＝VSUP+1a。此外，源极电位VS与第二供电电位V-之间的差由第二电压VSUP-给出，即VS-V-＝VSUP-1b。图2B示出了在省略第二电压源103并且第二供电节点14连接至第一负载节点S的情况下第一供电电位V+和第二供电电位V-与源极电位VS之间的关系。在这个示例中，第二供电电位V-等于源极电位VS。参照图1，驱动电路1包括欠压锁定UVLO电路2。UVLO电路2被配置成将供电电压VSUP与UVLO阈值进行比较。基于该比较，驱动电路1在第一操作模式或第二操作模式中的一个操作模式下操作。根据一个示例，如果供电电压VSUP高于UVLO阈值，则电子电路在第一操作模式下操作；如果供电电压VSUP低于UVLO阈值，则电子电路在第二操作模式下操作。在下文中，第一操作模式也称为正常模式，并且第二操作模式也称为UVLO模式。根据一个示例，由UVLO电路2监测供电电压VSUP包括监测表示供电电压VSUP的供电电压信号SVSUP。根据一个示例，供电电压信号SVSUP与供电电压VSUP成比例。该供电电压信号SVSUP可以由适合于测量供电电压VSUP并生成表示供电电压VSUP的供电电压信号SVSUP的任何类型的电压测量电路生成。下面进一步解释如何可以基于供电电压VSUP生成供电电压信号SVSUP的示例。图3示出了说明驱动电路1在第一模式正常模式和第二模式UVLO模式下的操作的信号波形。具体地，图3示出了供电电压信号SVSUP、输入信号SIN和输出电位VOUT的信号波形，输出电位VOUT是输出节点12处的电位。如果供电电压VSUP高于欠压锁定阈值UVLO_TH，则驱动电路1处于正常模式。在图3所示的示例中，UVLO阈值UVLO_TH由UVLO阈值信号SUVLO_TH表示。驱动电路1将供电电压信号SVSUP与UVLO阈值信号SUVLO_TH进行比较，并且如果供电电压信号SVSUP高于阈值信号SUVLO_TH则在正常模式下操作，并且如果供电电压信号SVSUP低于阈值信号SUVLO_TH则在UVLO模式下操作。在图3所示的示例中，在时刻tUVLO处由供电电压信号SVSUP表示的供电电压VSUP下降到由UVLO阈值信号SUVLO_TH表示的UVLO阈值UVLO_TH以下。因此，在该示例中，驱动电路1在tUVLO之前在正常模式下操作并且在tUVLO之后在UVLO模式下操作。在正常模式下，驱动电路1根据输入信号SIN并基于第一供电电位V+和第二供电电位V-生成输出电位VOUT，其也可以称为输出信号。在UVLO模式下，驱动电路1以预定方式与输入信号SIN无关地生成输出电位VOUT。参照图3，输入信号SIN可以具有两个不同的信号电平，指示期望导通晶体管器件101的导通电平或指示期望关断晶体管器件101的关断电平。仅出于说明的目的，输入信号SIN的导通电平在图3所示的示例中是高信号电平，并且关断电平是低信号电平。参照上文，晶体管器件101是压控晶体管器件，其根据栅极-源极电压VGS导通或关断。如果栅极-源极电压VGS高于晶体管器件的阈值电压，则晶体管器件101导通，并且如果栅极-源极电压低于阈值电压，则晶体管器件101关断。在正常模式下，驱动电路1基于输入信号SIN生成输出电位VOUT，使得输出电位VOUT足够高以在每当输入信号SIN具有导通电平时导通晶体管器件101并且使得输出电位VOUT足够低以在每当输入信号SIN具有关断电平时关断晶体管器件101。根据一个示例，驱动电路1被配置成当输入信号SIN具有导通电平时将输出端12连接至第一供电节点13，并且当输入信号SIN具有关断电平时将输出端12连接至第二供电节点14。因此，如图3所示，当输入信号SIN具有导通电平时，输出电位VOUT基本上等于第一供电电位V+，并且当输入信号SIN具有关断电平时，输出电位VOUT基本上等于第二供电电位V-。在输入信号SIN的上升沿和下降沿与输出电位VOUT的相应沿之间可能存在延迟时间。这些延迟时间可能是由于驱动电路1中的传播延迟。然而，这种延迟时间未在图3中示出。此外，借助于可选的栅极电阻器104和晶体管器件101的内部电容，输出电位VOUT可能比图3中示意性示出的更慢地改变。根据一个示例，在UVLO模式下，驱动电路1将输出节点12连接至第二供电节点14，使得输出电位VOUT等于第二供电电位V-。晶体管器件101的栅极-源极电压VGS取决于如何生成由驱动电路1接收的供电电压VSUP。在每种情况下，当驱动电路1将输出节点12连接至第一供电节点13使得输出电位VOUT等于第一供电电位V+时，栅极-源极电压VGS基本上等于第一电压VSUP+。当驱动电路1将输出节点12连接至第二供电节点14使得输出电位VOUT等于第二供电电位V-时，如果第二电压源103被省略被短路替换，则栅极-源极电压VGS为零，或基本上等于-VSUP-，-VSUP-是反相的第二电压VSUP-。第一电压VSUP+的大小取决于要驱动的晶体管器件101的具体类型。是否存在第二电压源103也取决于晶体管器件101的具体类型。并且，第二电压VSUP-的大小如果有的话也取决于晶体管器件101的具体类型。例如，如果晶体管器件101是硅MOSFET，则可以在6V至10V之间的范围中选择第一电压VSUP+，并且可以省略第二供电电压源103。在这种情况下，栅极-源极电压VGS在导通状态下可以在6V至10V之间的范围内，并且在关断状态下为零。例如，如果晶体管器件101是IGBT，则第一电压VSUP+可以在10V至15V之间的范围内选择，并且第二电压VSUP-可以在5V至15V之间的范围内选择。在该示例中，栅极-源极电压VGS在导通状态下在10V至15V之间的范围内，并且在关断状态下在-5V至-15V之间的范围内。如果晶体管器件101是碳化硅SiCMOSFET，则第一电压VSUP+可以在15V至20V之间的范围内，并且第二电压VSUP-可以在3V至5V之间的范围内。可以选择UVLO阈值UVLO_TH，使得如果供电电压VSUP高于UVLO阈值UVLO_TH，则保证驱动电路1的适当功能。具体地，可以选择UVLO阈值UVLO_TH，使得驱动电路在正常模式下生成适合于导通或关断晶体管器件101的栅极-源极电压VGS。然而，栅极-源极电压VGS取决于供电电压VSUP的大小以及是否生成第二供电电位V-使得其低于源极电位VS。基于此，具有固定的UVLO阈值UVLO_TH将不起作用，如通过以下示例将理解的。例如，如果晶体管器件101是硅MOSFET并且生成供电电压VSUP使得在无故障状态下第一供电电位V+比源极电位VS高10V并且第二供电电位V-等于源极电位VS，则UVLO阈值UVLOS_TH可以设置为例如5V。在这种情况下，如果供电电压VSUP高于5V，则驱动电路1可以在正常模式下操作，这意味着第一供电电位V+比源极电位VS高5V以上，因此在导通状态下，栅极-源极电压VGS高于5V。这足以安全地导通晶体管器件101。然而，如果晶体管器件101是IGBT并且生成供电电压VSUP使得第一供电电位V+比源极电位VS高10V并且第二供电电位V-比源极电位VS低3V，则相同的UVLO阈值UVLO_TH可能不合适。如果在该示例中供电电压VSUP降低到5V，则第一供电电位V+可能仅比源极电位VS高2V，这可能不足以安全地导通晶体管器件101。该示例基于以下假设：当供电电压VSUP减小时，仅第一供电电位V+相对于源极电位VS减小，即，第一供电V+与源极电位VS之间的差减小，并且源极电位VS和第二供电电位V-之间的差基本上保持相同。然而，下述也是可能的：当仅供电电压VSUP减小或者除了第一供电电位V+相对于源极电位VS减小之外供电电压VSUP也减小时，负的第二供电电位V-相对于源极电位VS增加，因此源极电位VS和第二供电电位V-之间的差减小。然而，这可以被认为不太重要，因为它导致UVLO阈值UVLO_TH相对于源极电位VS增加，即UVLO阈值UVLO_TH和源极电位VS之间的差增加。为了使驱动电路1适合于驱动不同类型的晶体管器件101，UVLO电路2被配置成运行校准例程，在校准例程中，基于供电电压VSUP生成UVLO阈值UVLO_TH。由UVLO电路2执行的校准例程的一个示例在图4和图5中示出。图4示出了校准例程期间供电电压VSUP和UVLO阈值UVLO_TH的时序图，以及图5示出了说明校准例程的流程图。在图4和图5中，参考供电电压VSUP和UVLO阈值UVLO_TH。应当注意，UVLO电路2中的处理基于表示供电电压VSUP的供电电压信号SVSUP而发生，并且UVLO电路2生成表示UVLO阈值UVLO_TH的UVLO阈值信号SUVLO_TH。在校准例程之前，UVLO阈值UVLO_TH具有第一电平TH1。UVLO阈值UVLO_TH更确切地说，表示UVLO阈值UVLO_TH的UVLO阈值信号SUVLO_TH可以存储在UVLO电路2的寄存器图中未示出中，以便在供电电压VSUP降至零之后在系统启动时可以获得UVLO阈值UVLO_TH。根据一个示例，当供电电压VSUP在其降到低于启动阈值V0之后上升到启动阈值V0以上时，校准例程开始参见图5中的框202。在校准例程开始之后，当供电电压VSUP在校准例程中超过预定的第一电压电平V1时，UVLO电路2监测供电电压VSUP并调整UVLO阈值UVLO_TH。如果在校准程序中供电电压VSUP未超过第一电压电平V1，则UVLO阈值UVLO_TH保持在第一阈值电平TH1。可以以若干方式定义校准例程的持续时间。在图4所示的示例中，UVLO电路2检测供电电压VSUP何时达到UVLO启动电平TH1。这由图5中的框203表示，并且在图4中所示的时刻t1处发生。在经过该时刻t1之后的预定时间段T之后，UVLO电路2估计供电电压VSUP，并且基于该估计，调整UVLO阈值UVLO_TH或保持UVLO阈值UVLO_TH不变。在图4中，t2表示进行供电电压VSUP的该估计的时刻。校准例程在该时刻t2之后结束。参照图5，在时刻t2处估计供电电压VSUP可以包括将供电电压VSUP与另一电压电平V1进行比较，该另一电压电平V1高于起始电平TH1。根据一个示例，如果供电电压VSUP高于电压电平V1，则UVLO电路2调整UVLO阈值UVLO_TH参见图5中的框206，并且如果在时刻t2处供电电压VSUP不高于另一电压电平V1，则保持UVLO阈值UVLO_TH不变。应当注意，当供电电压VSUP达到起始电平TH1并且基于预定时间段T时，基于时刻t1定义校准例程的结束仅是一个示例。根据另一示例，UVLO电路2在校准例程开始之后经过预定时间段之后估计供电电压VSUP。在图4所示的示例中，在估计时刻t2处供电电压VSUP高于电压阈值V1，使得UVLO阈值UVLO_TH在校准例程中被调整为第二电平TH2。参照图6，当供电电压VSUP下降到低于起始电平V0时，UVLO阈值UVLO_TH可以从第二电平TH2复位到第一电平TH1。这在图6中的时刻t3处示出。如果在校准例程中供电电压VSUP超过电压电平V1，则可以以多种方式调整UVLO阈值UVLO_TH。下面将解释可以如何调整UVLO阈值UVLO_TH的一些示例。根据一个示例，第二阈值电平TH2是固定的，因此与估计时刻t2处供电电压VSUP的电压电平无关。估计时刻t2处供电电压VSUP的该电压电平在图4中用V_FIN标记。根据一个示例，第二阈值TH2从第一阈值TH1的1.2倍至第一阈值TH1的1.5倍之间选择，即，1.2·TH1＜TH2＜1.5·TH12。根据另一示例，第二阈值TH2被调整为使得其取决于估计时刻t2处供电电压VSUP的电压电平V_FIN。根据一个示例，第二阈值TH2与估计时刻t2处的电压电平V_FIN成比例，使得TH2＝c·V_FIM3，其中c是常数，c1。根据一个示例，c在0.6至0.8之间选择。根据另一示例，第二阈值TH2由下式给出：TH2＝V_FIN-V_OFFSET4，其中V_OFFSET是预定的偏移量。根据一个示例，偏移量V_OFFSET在2V至4V之间选择。根据又一示例，第二阈值TH2取决于第一阈值TH1以及估计时刻t2处的电压电平V_FIN与第一阈值TH1之间的差。例如，TH2＝TH1+d·VFIN-TH15，其中d是常数，d1。根据一个示例，d在0.6至0.8之间选择。图7更详细地示出了驱动电路1的一个示例。在该示例中，驱动电路1包括驱动器3，其耦接至第一供电节点13和第二供电节点14并且接收驱动信号SDRV。控制电路4基于输入信号SIN和由UVLO电路2提供的UVLO信号SUVLO生成由驱动器3接收的驱动信号SDRV。UVLO电路2基于供电电压VSUP更准确地，供电电压信号SVSUP和在校准例程中获得的UVLO阈值UVLO_TH更准确地，基于表示UVLO阈值UVLO_TH的信号生成UVLO信号SUVLO。可选地，驱动电路1在输入端11和控制电路4之间包括传输通道6。该传输通道6可以包括位垒potentialbarrier，例如变压器、光耦合器、电平移位器等。这种类型的传输信道6将输入信号SIN从一个电压域“传送”到另一个电压域，但不影响包括在输入信号SIN中的信息。因此，由控制电路4接收的信号对应于输入信号SIN。应当注意，图7所示的框图示出了驱动电路1的功能块而非特定实现方式。这些功能块可以以各种方式来实现。根据一个示例，这些功能块使用专用电路来实现。根据另一示例，使用硬件和软件来实现驱动电路1。例如，驱动电路或驱动电路1的功能块可以包括微控制器和在微控制器上运行的软件。图8示意性地示出了UVLO电路2的一个示例。在该示例中，UVLO电路2包括比较器21，其接收供电电压信号SVSUP和UVLO阈值信号SUVLO_TH，并基于将供电电压信号SVSUP与UVLO阈值信号SUVLO_TH进行比较来生成UVLO信号SUVLO。校准单元22接收供电电压信号SVSUP，并且被配置成根据之前参照图4和5说明的示例之一运行校准例程，并在校准例程中生成UVLO阈值信号SUVLO_TH。图9示出了控制电路4的一个示例。在该示例中，控制电路4包括逻辑门41，其接收输入信号SIN和UVLO信号SUVLO，并基于这些信号生成驱动信号SDRV。驱动电路1根据UVLO信号SUVLO的信号电平在正常模式或UVLO模式下操作。具体地，如果UVLO信号SUVLO具有第一信号电平在下文中称为正常电平，则驱动电路1在正常模式下操作；并且如果UVLO信号SUVLO具有第二信号电平在下文中称为UVLO电平，则驱动电路1在UVLO模式下操作。根据一个示例，逻辑门41被配置成：如果UVLO信号SUVLO具有正常电平，则使输入信号SIN通过。因此，在正常模式下，驱动信号SDRV等于输入信号SIN。如果UVLO信号SUVLO具有UVLO电平，则逻辑门41生成驱动信号SDRV，使得其具有预定的信号电平。根据一个示例，该信号电平等于输入信号SIN的关断电平。参照图9，逻辑门41可以实现为与门。UVLO信号SUVLO的正常电平可以是逻辑低电平，并且UVLO电平可以是逻辑高电平。图10示出了驱动器3的一个示例。在该示例中，驱动器包括连接在第一供电节点13与输出节点12之间的第一开关31和连接在第二供电节点14与输出端12之间的第二开关32。第一开关31和第二开关32由控制电路33基于驱动信号SDRV控制。更具体地，控制电路33生成由第一开关31和第二开关32接收的控制信号S31、S32，其中基于驱动信号SDRV生成这些控制信号S31、S32。第一开关31和第二开关32可以被实现为任何类型的电子开关。根据一个示例，第一开关31和第二开关32中的每个被实现为晶体管。参考上文，在正常模式下，驱动信号SDRV具有导通电平或关断电平。根据一个示例，控制电路33被配置成在驱动信号SDRV具有导通电平时导通第一开关31并关断第二开关32，使得输出节点12连接到第一供电节点13。等同地，控制电路33在驱动信号SDRV具有关断电平时导通第二开关32并关断第一开关31，使得输出节点12连接到第二供电节点。这在图11中示意性地示出，图11示出了驱动信号SDRV和第一电子开关31和第二电子开关32的控制信号S31、S32的时序图。仅出于说明的目的，在图11所示的示例中，驱动信号SDRV的导通电平为高信号电平，并且关断电平为低信号电平。等同地，控制信号S31、S32的导通电平是高信号电平并且关断电平是低信号电平。控制信号S31、S32中的一个的导通电平导通相应的电子开关31、32，并且关断电平关断相应的电子开关31、32。可选地，在第一电子开关31和第二电子开关中的一个电子开关关断而第一电子开关31和第二电子开关32中的另一个电子开关导通时的这些时刻之间存在延迟时间死区时间。在图11中示意性地示出了这种延迟时间。图12示出了驱动器3的另一示例。虽然在图10所示的示例中，驱动器3并且因此驱动电路1包括具有一个输出节点12的输出端，但是图12中所示的驱动器3包括具有两个输出节点121、122的输出端。第一输出节点121经由第一开关31耦接至第一供电节点13，并且第二输出节点122经由第二开关32耦接至第二供电节点14。在驱动电路的操作中，输出节点121、122耦接至晶体管器件101的控制节点栅极节点。第一输出节点121经由第一栅极电阻器1041耦接至控制节点，并且第二输出节点122经由第二栅极电阻器1042耦接至控制节点。第一栅极电阻器1041调控晶体管器件的导通，并且第二栅极电阻器1042调控晶体管器件101的关断。这些电阻器1041、1042可以是不同的，使得可以获得不同的切换速度以导通和关断晶体管器件。图13示出了可以如何生成供电电压信号SVSUP的一个示例。在该示例中，驱动电路1包括电压测量电路5，其耦接至第一供电节点13和第二供电节点14。该电压测量电路5接收供电电压VSUP并基于供电电压VSUP生成供电电压信号VSUP。可以使用任何类型的电压测量电路来实现图13中所示的电压测量电路5。根据图14所示的另一个示例，电压测量电路5连接在输出节点12和第二供电节点14之间，并且接收这些电路节点12、14之间的电压V1214作为输入电压。该电压取决于由驱动器3接收的驱动信号SDRV。参照图15，图15示出了电压V1214和驱动信号SDRV的时序图，当驱动信号SDRV具有导通电平时，电压V1214基本上等于供电电压VSUP，而当驱动信号SDRV具有关断电平时，电压V1214为零。也就是说，在该示例中，当基于驱动信号SDRV的驱动器将输出端12连接至第一供电节点13时，电压测量电路5接收供电电压VSUP。根据一个示例，UVLO电路2接收驱动信号SDRV，并且被配置成当驱动信号具有导通电平时运行校准例程。根据另一示例，UVLO电路简单地检测电压V1214，基于电压V1214生成供电电压信号SVSUP，并且当供电电压信号SVSUP指示电压V1214在启动后第一次超过特定阈值例如参照图4说明的阈值V0时运行校准例程。在供电节点13、14处接收的供电电压VSUP不仅用于驱动晶体管101，还用于给驱动电路2内的各个电路供电。参照图14，驱动电路2可以包括内部供电电路7，其接收供电电压VSUP并且基于外部供电电压VSUP为内部电路例如控制电路4、驱动器3或UVLO电路2生成供电电压。根据一个示例，内部供电电路7被配置成直到外部供电电压已经达到预定阈值例如参考图4说明的第一阈值TH1才生成足以操作内部电路的供电电压。在这种情况下，当驱动信号SDRV的导通电平使驱动器在启动之后第一次将输出端12与第一供电输入端13连接时，电压V1214至少等于第一阈值TH1。在该示例中，供电电压VSUP可以在驱动信号SDRV的第一导通脉冲期间或其他导通脉冲期间增加。该示例中的校准例程可以包括：当出现电压V1214的第一电压脉冲时开始校准例程，并且在满足以下两个条件的估计时刻处估计电压V1214：a估计时刻与校准例程开始之间的时间差至少等于预定时间段，例如参照图4说明的时间段T；以及b电压V1214与零不同。后者防止了在驱动信号SDRV具有关断电平并且电压V1214不表示供电电压VSUP的时间段中估计电压V1214。根据另一示例，内部供电电路7被配置成直到外部供电电压在启动之后达到第一最大值才给内部电路供电。在这种情况下，启动后电压V1214的第一电压脉冲的电压电平已经表示供电电压。在这种情况下，校准例程可以包括在第一电压脉冲期间即当电压V1214第一次超过预定电压电平时估计电压V1214。应当注意，在之前说明的每个示例中，可以在驱动电路2的操作期间重新校准UVLO阈值。也就是说，可以在启动之后的任何时间时长以之前在本文中说明的任意方式测量供电电压VSUP并且进行估计以调节UVLO阈值。

权利要求：1.一种电子电路，包括：被配置成接收供电电压的第一供电节点和第二供电节点，被配置成接收输入信号的输入端，以及被配置成耦接至晶体管器件的控制节点的输出端；以及欠压锁定UVLO电路，被配置成将所述供电电压与UVLO阈值进行比较，其中，所述电子电路被配置成基于所述比较在第一操作模式或第二操作模式中的一个模式下操作，其中，所述UVLO电路被配置成在校准例程中基于所述供电电压生成所述UVLO阈值，以及其中，所述电子电路被配置成在所述第一操作模式下根据所述输入信号生成输出信号，并且在所述第二操作模式下以预定方式与所述输入信号无关地生成输出信号。2.根据权利要求1所述的电子电路，其中，所述UVLO电路被配置成：在所述校准例程中，监测所述供电电压并且基于将所述供电电压与预定电压电平进行比较来生成所述UVLO阈值。3.根据权利要求2所述的电子电路，其中，所述UVLO电路被配置成：生成所述UVLO阈值，使得如果所述供电电压不超过所述预定电压电平则所述UVLO阈值具有第一阈值，并且如果所述供电电压超过所述预定电压电平则所述UVLO阈值具有不同于所述第一阈值的第二阈值。4.根据权利要求3所述的电子电路，其中，所述第一阈值是预定阈值。5.根据权利要求3或4所述的电子电路，其中，所述第二阈值是预定阈值。6.根据权利要求3或4所述的电子电路，其中，所述第二阈值取决于估计时刻处所述供电电压的电压电平。7.根据权利要求6所述的电子电路，其中，所述第二阈值与所述估计时刻处所述供电电压的电压电平成比例。8.根据权利要求6所述的电子电路，其中，所述第二阈值取决于所述估计时刻处所述供电电压的电压电平与所述第一阈值之间的差。9.根据前述权利要求中任一项所述的电子电路，其中，所述UVLO电路被配置成在校准例程中基于所述供电电压生成所述UVLO阈值包括：所述UVLO电路被配置成接收表示所述供电电压的供电电压信号。10.根据权利要求9所述的电子电路，还包括：电压测量电路，被配置成基于测量所述第一供电节点与所述第二供电节点之间的供电电压来生成所述供电电压信号。11.根据权利要求9所述的电子电路，还包括：电压测量电路，被配置成基于测量所述输出端与所述第二供电节点之间的电压来生成所述供电电压信号。12.一种用于电子电路的方法，包括：调节电子电路的欠压锁定UVLO阈值，所述电子电路包括：被配置成接收供电电压的第一供电节点和第二供电节点，被配置成接收输入信号的输入端，以及被配置成耦接至晶体管器件的控制节点的输出端，其中，调节所述UVLO阈值包括在校准例程中基于所述供电电压来调节所述UVLO阈值。13.根据权利要求12所述的方法，其中，调节所述UVLO阈值包括：监测所述供电电压并且基于将所述供电电压与预定电压电平进行比较来生成所述UVLO阈值。14.根据权利要求13所述的方法，其中，生成所述UVLO阈值包括：生成所述UVLO阈值，使得如果所述供电电压不超过所述预定电压电平则所述UVLO阈值具有第一阈值，并且如果所述供电电压超过所述预定电压电平则所述UVLO阈值具有不同于第一阈值的第二阈值。15.根据权利要求14所述的方法，其中，所述第一阈值是预定阈值。16.根据权利要求14或15所述的方法，其中，所述第二阈值是预定阈值。17.根据权利要求14或15所述的方法，其中，所述第二阈值取决于估计时刻处所述供电电压的电压电平。18.根据权利要求16所述的方法，其中，所述第二阈值与所述估计时刻处所述供电电压的电压电平成比例。19.根据权利要求16所述的方法，其中，所述第二阈值取决于所述估计时刻处所述供电电压的电压电平与所述第一阈值之间的差。

百度查询： 英飞凌科技奥地利有限公司 具有欠压锁定功能的电子电路及其方法