买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：武汉大学

摘要：本发明属于物联网技术领域，公开了一种边缘服务器高速数据同步备份系统及方法。本发明通过光纤分光器接收来自物联网感知设备的数据，将其分为完全相同的两路信号同步发送至两块FPGA开发板，两板之间通过QSFP+光模块建立有同步链路，通过SFP+光模块建立有心跳链路；根据心跳监测信息选择执行数据缓存任务和数据输出任务的FPGA开发板，并控制两板通过同步链路进行数据的同步备份；执行数据输出任务的FPGA开发板通过光纤将数据传送至光纤分光器，最终将数据发送至边缘服务器。本发明具有高速、高通量、快速切换、低功耗的特点，具有低成本、低功耗的优势，能够保证高速数据的稳定传输、降低设备故障造成的数据损失。

主权项：1.一种边缘服务器高速数据同步备份方法，其特征在于，通过第一光纤分光器接收来自物联网感知设备的数据，将其分为完全相同的两路信号，通过光纤同步发送至两块FPGA开发板，分别记为FPGA主板和FPGA备板；所述FPGA主板和所述FPGA备板通过光纤互联，两板之间通过QSFP+光模块建立有同步链路，两板之间通过第一SFP+光模块建立有心跳链路；两板之间通过所述心跳链路互发心跳信号，进行实时心跳监测，根据心跳监测信息选择执行数据缓存任务和数据输出任务的FPGA开发板，并控制两板通过所述同步链路进行数据的同步备份；执行数据输出任务的FPGA开发板通过光纤将数据传送至第二光纤分光器，所述第二光纤分光器通过光纤将数据发送至边缘服务器；基于所述心跳监测信息判定一方故障恢复时，执行数据缓存任务和数据输出任务的FPGA开发板将该板的数据同步至故障恢复的FPGA开发板；所述FPGA主板故障恢复时，所述FPGA备板将该板当前的DDR写地址WR_ADDR，通过所述心跳链路发送到所述FPGA主板；所述FPGA主板开启输入端SFP+光模块，接收上游数据，将数据从WR_ADDR开始写入到该板的DDR存储器；所述FPGA备板通过所述同步链路，从WR_ADDR开始，向低地址方向，依次将该板DDR存储器中的数据同步到所述FPGA主板的DDR存储器的相同位置；通过同步控制器实时获取所述FPGA备板向下游输出数据的DDR读地址rd_addr_out和所述FPGA备板向所述FPGA主板同步数据的DDR读地址rd_addr_sync；当rd_addr_out和rd_addr_sync相同时，将该地址记为SYNC_ADDR，表示所述FPGA主板和所述FPGA备板的DDR存储器已经实现同步，所述FPGA备板通过所述心跳链路将SYNC_ADDR和同步完成信号发送至所述FPGA主板，所述FPGA备板关闭该板的输出端SFP+光模块和输入端SFP+光模块；所述FPGA主板开启输出端SFP+光模块，从SYNC_ADDR开始正常读取DDR存储器中的数据，并输出到边缘服务器；所述FPGA备板故障恢复时，所述FPGA主板将该板当前的DDR写地址WR_ADDR，通过所述心跳链路发送到所述FPGA备板；所述FPGA主板通过所述同步链路，从WR_ADDR开始，向低地址方向，依次将该板DDR存储器中的数据同步到所述FPGA备板的DDR存储器的相同位置；通过同步控制器实时获取所述FPGA主板向下游输出数据的DDR读地址rd_addr_out和所述FPGA主板向所述FPGA备板同步数据的DDR读地址rd_addr_sync；当rd_addr_out和rd_addr_sync相同时，将该地址记为SYNC_ADDR，表示所述FPGA备板和所述FPGA主板的DDR存储器已经实现同步，所述FPGA备板和所述FPGA主板恢复正常工作状态。

全文数据：

权利要求：

百度查询： 武汉大学 一种边缘服务器高速数据同步备份系统及方法