买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜杭州世德云测科技有限公司申请的专利一种高效测量晶体管栅介质击穿的方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119165322B 。

龙图腾网通过国家知识产权局官网在2025-04-22发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411684984.X，技术领域涉及：G01R31/26；该发明授权一种高效测量晶体管栅介质击穿的方法是由方盼;苏绩;方运田;郭宁;徐哲航设计研发完成，并于2024-11-22向国家知识产权局提交的专利申请。

本一种高效测量晶体管栅介质击穿的方法在说明书摘要公布了：本发明提出了一种高效测量晶体管栅介质击穿的方法。属于半导体器件测试技术领域；所述方法包括：进行芯片的版图设计时，引入测试专用的WL、BL和SL；在测试阶段，对所有SL线施加高电平信号，然后依次对所有WL线施加高电平信号，检测MOS管的栅介质是否发生击穿；若确定芯片中存在失效的晶体管，则对具体的失效晶体管进行进一步定位，且，再次对所有SL线施加高电平信号，并依次对每个WL线施加高电平信号，观察各BL线的输出。通过系统化的测试步骤，可以迅速定位晶体管栅介质的失效点，减少测试时间和人力成本。

本发明授权一种高效测量晶体管栅介质击穿的方法在权利要求书中公布了：1.一种高效测量晶体管栅介质击穿的方法，其特征在于，所述方法包括：S1、进行芯片的版图设计时，引入测试专用的WL、BL和SL；所述S1，包括：S11、根据芯片功能需求，进行基本电路布局规划，在芯片边缘预留出专门用于栅介质击穿测试的区域；S12、在测试区域内，设计多条独立的WL，每条WL连接至多个MOS晶体管的栅极；S13、BL与MOS晶体管的漏极相连，SL与源极相连，在版图文件中标记测试线路；S2、在测试阶段，对所有SL线施加高电平信号，然后依次对所有WL线施加高电平信号，检测MOS管的栅介质是否发生击穿；所述S2，包括：S21、对所有SL线施加一个高于正常操作电压的高电平信号，保证所有源极处于高电位状态；S22、通过编程控制，逐一对所有WL线施加高电平信号，对正常工作时的栅极电压进行模拟；所述S22，包括：根据芯片的规格书和设计要求，确定栅极电压Vgg的具体值；所述Vgg的具体值高于正常操作电压，但低于栅介质的击穿电压；设置电压步进，即，不是一次性将栅极电压提高到Vgg，而是以一定的步长逐渐增加，同时观察并记录每个步长下的BL线输出状态；基于测试脚本，通过自动化测试设备对WL线进行编程控制；按照测试脚本，逐一对所有WL线施加高电平信号；且在每次施加电压之前，确保所有SL线已处于高电位状态；在施加电压的同时，通过ATE的内置传感器实时监控所有BL线的输出状态；在施加栅极电压后，保持一段时间，检查电压是否稳定；若电压波动超出允许范围，则重新调整电压源或测试设备；对部分WL线进行多次栅极电压施加与撤销的循环测试，评估栅介质在长期工作下的可靠性；在测试过程中，若发现某条BL线输出低电平，则立即停止当前的WL线测试，并标记该WL与BL的组合为潜在失效点；记录异常发生时的关键信息，对异常进行初步分析，判断是否是由于栅介质击穿引起的；S23、在每次激活WL后，对所有BL线的输出状态进行检测；若所有BL线均输出高电平，则相应MOS管的栅介质未发生击穿；S24、若某条BL线输出低电平，则对该WL与BL的组合进行记录，并标记为潜在失效点；S3、若确定芯片中存在失效的晶体管，则对具体的失效晶体管进行进一步定位，且，再次对所有SL线施加高电平信号，并依次对每个WL线施加高电平信号，观察各BL线的输出；S4、通过对比不同WL线激活时BL线的输出情况，确定具体的失效晶体管位置；S5、在定位失效晶体管后，对失效晶体管的相关参数进行检查，并对失效原因进行深入分析，基于分析结果确定导致栅介质击穿的具体原因，并进行优化和改进；所述S3，包括：S31、基于S2的结果，针对标记为潜在失效的WL-BL组合进行再次测试，多次重复S2的步骤，且每次仅激活一个WL，同时观察并记录所有BL的响应；S32、通过改变SL的电压状态，监测BL响应的变化，进一步缩小失效晶体管的位置范围；S33、并在测试过程中，利用非破坏性手段在芯片表面标记出确切的失效位置。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人杭州世德云测科技有限公司，其通讯地址为：311200 浙江省杭州市萧山区宁围街道传化科创大厦2幢401-9室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。