买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：南京德睿智芯电子科技有限公司

摘要：本发明公开了一种BUFFER共模电压稳定电路，包括主电路、提供共模电压的基本电路和补偿基极电流造成的共模电压损失的补偿电路，所述主电路包括主输入管Q1、Q2，提供偏置的恒流源IB1、IB2，输入耦合电容C1、C2；提供共模电压的基本电路包括电阻R1、R2，缓冲运放A1；共模电压补偿电路包括电阻R3，电流镜像NMOS管MN1、MN2、MN3和MN4，电流镜像PMOS管MP1、MP2、MP3和MP4，辅助NPN管Q3以及偏置恒流源IB3。本发明可以补偿基极电流变化造成的共模电压变化，极大地提高BUFFER采样电路的可靠性及BUFFER输入共模电压的稳定性，使其不随输入管基极电流的变化而变化。

主权项：1.一种BUFFER共模电压稳定电路，包括BUFFER主电路、提供共模电压的基本电路，提供共模电压的基本电路包括缓冲运放A1，其特征在于，还包括补偿电路，补偿电路包括电流镜像NMOS管MN1、MN2、MN3和MN4，电流镜像PMOS管MP1、MP2、MP3和MP4，辅助NPN管Q3以及偏置恒流源IB3；所述缓冲运放A1的反相输入端与NMOS管MN4漏端连接，NMOS管MN4源端与NMOS管MN2漏端连接，NMOS管MN1漏端与NMOS管MN3源端连接，NMOS管MN2与MN1的源端均接地，NMOS管MN3漏端与PMOS管MP4漏端连接并同时连接至NMOS管MN1、NMOS管MN2的栅端，NMOS管MN3、NMOS管MN4的栅端均与偏置电压VB2连接，所述PMOS管MP4的源端与PMOS管MP2漏端连接，PMOS管MP1漏端与PMOS管MP3源端连接，PMOS管MP1源端、PMOS管MP2源端均与电源VDD连接，PMOS管MP3漏端与辅助NPN管Q3的基极连接并同时与PMOS管MP1的栅极、PMOS管MP2的栅极连接，PMOS管MP3栅极、MP4栅极与偏置电压VB1连接；所述辅助NPN管Q3的集电极与电源VDD连接，发射极经偏置恒流源IB3接地；提供共模电压的基本电路还包括电阻R1、电阻R2及匹配电阻R3，缓冲运放A1的同相输入端输入共模电压VCMIN，反相输入端连接匹配电阻R3一端，匹配电阻R3另一端与缓冲运放A1输出端连接，缓冲运放A1的输出端同时连接电阻R1和电阻R2，电阻R1和电阻R2的另一端接入BUFFER主电路；所述电阻R1、电阻R2、匹配电阻R3的阻值均相等；所述BUFFER主电路包括输入NPN管Q1、输入NPN管Q2、偏置恒流源IB1、偏置恒流源IB2、输入耦合电容C1、输入耦合电容C2，NPN管Q1的基极与输入耦合电容C1的一端连接，并和电阻R1的一端连接，输入耦合电容C1另一端连接输入信号正端V1+，电阻R1另一端连接至缓冲运放A1的输出端，NPN管Q2的基极与输入耦合电容C2的一端连接，并和电阻R2的一端连接，输入耦合电容C2另一端连接输入信号负端V1-，电阻R2另一端连接至缓冲运放A1输出端，NPN管Q1集电极与NPN管Q2集电极均连接电源VDD，NPN管Q1发射极经过偏置恒流源IB1接地，NPN管Q2发射极经过偏置恒流源IB2接地。

全文数据：一种BUFFER共模电压稳定电路技术领域[0001]本发明属于集成电路领域，应用于集成电路内部，尤其是一种为差分信号输入BUFFER缓冲器提供稳定的共模电压的电路。背景技术[0002]在高速的采样电路中，为了减小采样电路的输入负载，降低采样网络对输入信号的影响，通常在采样网络前面加入信号BUFFER作缓冲。而差分输入BUFFER需要特别的电路为其提供共模电压，稳定的共模电压可以保证后续采样电路的正常稳定工作。由于双极型晶体管具有高的截止频率、高线性度和高阻抗等优点，因此BUFFER电路的核心器件通常使用双极型晶体管。但双极型晶体管存在静态基极电流，而且工艺波动和温度变化时，其基极电流差别很大，使得实际的共模电压随环境变化，影响整个采样的性能。发明内容[0003]发明目的：为了解决现有技术存在的问题，解决基级电流变化造成共模电压变化的问题，本发明提供一种BUFFER共模电压稳定电路。[0004]技术方案:一种BUFFER共模电压稳定电路，包括BUFFER主电路、提供共模电压的基本电路，提供共模电压的基本电路包括缓冲运放A1;还包括补偿电路，补偿电路包括电流镜像NMOS管Mni、Mn2、Mn3和Mn4,电流镜像PMOS管Mpi、Mp2、Mp3和Mp4,辅助NPN管Q3以及偏置丨旦流源IB3；[0005]所述缓冲运放A1的反相输入端与匪OS管MN4漏端连接，匪OS管MN4源端与匪OS管MN2漏端连接，NMOS管Mni漏端与NMOS管Mn3源端连接，NMOS管MN2与―的源端均接地，NMOS管Mn3漏端与PMOS管Mp4漏端连接并同时连接至NMOS管Mni、NMOS管MN2的栅端，NMOS管Mn3、NMOS管MN4的栅端均与偏置电压Vb2连接，所述PMOS管Mp4的源端与PMOS管Mp2漏端连接，PMOS管Mp^ll端与PMOS管Mp3源端连接，PMOS管Mpi源端、PMOS管Mp2源端均与电源Vdd连接，PMOS管Mp3漏端与辅助NPN管Q3的基极连接并同时与PMOS管1的栅极、PMOS管Mp2的栅极连接，PMOS管Mp3栅极、Mp4栅极与偏置电压Vb1连接;所述辅助NPN管Q3的集电极与电源Vdd连接，发射极经偏置恒流源Ib3接地。[0006]进一步的，提供共模电压的基本电路还包括电阻R1、电阻R2及匹配电阻R3,缓冲运放的同相输入端输入共模电压VCMIN，反相输入端连接匹配电阻R3—端，匹配电阻R3另一端与缓冲运放A1输出端连接，缓冲运放A1的输出端同时连接电阻办和电阻R2,电阻R1和电阻R2的另一端接入BUFFER主电路。[0007]进一步的，所述电阻R1、电阻R2、匹配电阻R3的阻值均相等。[0008]进一步的，所述BUFFER主电路包括输入即^^管仏、输入NPN管Q2、偏置恒流源Ib1、偏置恒流源Ib2、输入耦合电容C1、输入耦合电容C2，NPN管Q1的基极与输入耦合电容C1的一端连接，并和电阻R1的一端连接，输入耦合电容心另一端连接输入信号正端V1+，电阻心另一端连接至缓冲运放A1的输出端，即~管出的基极与输入耦合电容：2的一端连接，并和电阻R2的一端连接，输入耦合电容另一端连接输入信号负端V1-,电阻R2另一端连接至缓冲运放^输出端，NPN管集电极与即~管^集电极均连接电源VDD，NPN管发射极经过偏置恒流源1町接地，NPN管出发射极经过偏置恒流源IB2接地。[0009]进一步的，偏置恒流源IB1与偏置恒流源IB2电流值相等，Q1尺寸与Q2尺寸相同；偏置恒流源Ib3的电流为偏置恒流源Ib1或偏置恒流源Ib2电流值的等比例缩放，Q3的尺寸为尺寸或Q2尺寸的等比例缩放。[0010]有益效果:本发明提供的一种BUFFER共模电压稳定电路，可以补偿基极电流变化造成的共模电压变化，极大地提高BUFFER采样电路的可靠性。改善了BUFFER输入共模电压的稳定性，使其不随输入管基极电流的变化而变化。Q3与Ib3构成辅助通路，Q3的基极电流与Qi和Q2的基极电流成比例，该电流经MP1、Mp2比例镜像后，在经Mn1、MN2镜像送至基本的共模电压电路并流经电阻R3,使得运放输出的共模电压Vcm中包含由基极电流流经电阻RjPR2损失的部分。随着环境的改变，Q^QdPQ3的基极电流同时变化，使得补偿的共模电压也随环境实时变化，最终保证到达和出基极的共模电压保持不变。本发明的优点还在于电路结构简单易于实现，无需对通用的共模电压结构做较大改动，只需加入辅助补偿电路和跟随电阻R3就可实现。附图说明[0011]图1是BUFFER共模电压稳定电路的电路原理图；[0012]图2是不同工艺角下仿真得到的不加补偿电路时，BUFFER输入共模电压随温度变化情况；[0013]图3是不同工艺角下仿真得到的加入补偿电路时，BUFFER输入共模电压随温度变化情况。具体实施方式[0014]下面结合附图和具体实施例对本发明作进一步说明。[0015]如图1所示，BUFFER共模电压稳定电路，包括BUFFER主电路、提供共模电压的基本电路及补偿电路，提供共模电压的基本电路包括缓冲运放Al;补偿电路用来补偿基级电流造成的共模电压损失，包括电流镜像NMOS管Mni、Mn2、Mn3和Mn4,电流镜像PMOS管Mpi、Mp2、Mp3和Mp4，辅助NPN管Q3以及偏置恒流源Ib3;[0016]所述缓冲运放A1的反相输入端与匪OS管Mn4漏端连接，匪OS管Mn4源端与匪OS管Mn2漏端连接，NMOS管Mni漏端与NMOS管Mn3源端连接，NMOS管Mn2与―的源端均接地，NMOS管Mn3漏端与PMOS管Mp4漏端连接并同时连接至NMOS管Mni、NMOS管Mn2的栅端，NMOS管Mn3、NMOS管MN4的栅端均与偏置电压Vb2连接，所述PMOS管Mp4的源端与PMOS管Mp2漏端连接，PMOS管―漏端与PMOS管Mp3源端连接，PMOS管Mp1源端、PMOS管Mp2源端均与电源Vdd连接，PMOS管Mp3漏端与辅助NPN管Q3的基极连接并同时与PMOS管^的栅极、PMOS管Mp2的栅极连接，PMOS管Mp3栅极、Mp4栅极与偏置电压Vb1连接;所述辅助NPN管Q3的集电极与电源Vdd连接，发射极经偏置恒流源Ib3接地。[0017]其中，Mp3漏端与Q3管基极连接并同时与Mpi、Mp2栅极连接，Q3管的集电极与电源Vdd连接，发射极与偏置恒流源Ib3正端连接，Ib3另一端与地连接，此结构的作用在于检测NPN管基极电流并由Mp2官镜像输出。Mn4漏έ而与运放反向输入έ而连接，Mn4源έ而与Mn2漏έ而连接，Mn2源端与地连接，Mn1漏端与Mn3源端连接，源端与地连接，Mn3漏端与Mp4漏端连接并同时与Mn1、MN2的栅端连接，MN3、MN4的栅端与偏置电压Vb2连接，此结构的作用在于将得到的补偿电流转换为下拉电流输出，电流直接流经电阻R3JP4的源端与Mp2漏端连接，Mp2源端与电源Vdd连接，ΜΡ·端与Mp3源端连接，源端与电源Vdd连接，Mp3漏端与Q3管基极连接并同时与MP1、MP2栅极连接，MP3、Mp4栅极与偏置电压Vb1连接，此结构的作用在于将Q3基极电流按Q1SQ3缩放比例放大后镜像输出。[0018]提供共模电压的基本电路除了缓冲运放A1，还包括电阻R1、电阻R2及匹配电阻R3,缓冲运放^的同相输入端输入共模电压VCMIN，反相输入端连接匹配电阻R3—端，匹配电阻R3另一端与缓冲运放A1输出端连接，缓冲运放A1的输出端同时连接电阻办和电阻R2,电阻心和电阻R2的另一端接入BUFFER主电路。[0019]所述电阻心、电阻R2、匹配电阻R3的阻值均相等。匹配电阻R3两端分别连接缓冲运放^反向输入端与输出端，接反向输入的一端又同时与电流镜像管Mn4的漏端连接，其作用在于补偿电流直接流过电阻R3,使基极电流造成的共模电压损失直接在运放输出端得到补偿。[0020]所述BUFFER主电路包括输入即1^管、输入NPN管Q2、偏置恒流源Ib1、偏置恒流源IB2、输入耦合电容C1、输入耦合电容：2，即~管的基极与输入耦合电容心的一端连接，并和电阻R1的一端连接，输入耦合电容另一端连接输入信号正端V1+，电阻R1另一端连接至缓冲运放Ai的输出端，NPN管Q2的基极与输入親合电容C2的一端连接，并和电阻R2的一端连接，输入耦合电容C2另一端连接输入信号负端V1-,电阻办另一端连接至缓冲运放^输出端，NPN管Qi集电极与即~管出集电极均连接电源VDD，NPN管发射极经过偏置恒流源Ib1接地，NPN管Q2发射极经过偏置恒流源Ib2接地。[0021]偏置恒流源IB1与偏置恒流源IB2电流值相等，Q1尺寸与Q2尺寸相同；偏置恒流源IB3的电流为偏置恒流源Ibi或偏置恒流源Ib2电流值的等比例缩放，Qs的尺寸为Qi尺寸或Q2尺寸的等比例缩放，该设计可以减小电流消耗，降低功耗。[0022]该BUFFER共模电压稳定电路的工作原理为：图1中Q1、Q2、IB1、IB2、C1、C2、R1、R2以及跟随连接的缓冲运放A1构成典型的差分信号输入BUFFER及其共模电压提供电路，Vora为输入的共模电压值，由运放^跟随后经电阻RAR2送至BUFFER输入端。不加补偿电路时，匹配电阻R3无电流流过，此时A1的输出Vcm与Vcmin值相等，但由于、Q2存在静态的基极电流，所以实际到达BUFFER输入端口的Vip与Vin的电压为：[0023]Vip=Vcm-Ib,QiXRi[0024]vIN=vCM-iB,Q2XR2[0025]其中，Ib,Q1、Ib,^分别为QuQ2管静态基极电流。[0026]随着工艺波动与温度的变化，NPN管电流放大倍数变化，基极电流也随之变化，导致实际到达BUFFER输入口的共模电压发生变化，影响后续采样电路的稳定性。本实施例中补偿电路的作用就是实时检测基极电流的变化然后在共模电压上进行补偿。图1中Q3管与恒流源IB3构成与主BUFFER通路结构相似的辅助通路，Q3管的基极偏置由电流镜像管办^是供，使得流经―管的电流就等于NPN管Q3的基极电流，通常主BUFFER的偏置电流1町和1批较大，为了节省功率消耗，对Q3所在通路偏置电流Ib3与Q3尺寸进行等比例缩放，即Ib3=IB1N=IB2N，不考虑不同电流密度对NPN管电流放大倍数的影响，所以流经Mp1管的电流为：[0027][0028]此时再将Mp2与Mpi按N倍比例镜像，则可以得到Imp2=ImpiXN=Ib,Qi=Ib,Q2，将此电流通过Mni-Mm构成的电流镜转换成下拉电流后送至基本的共模电压产生电路，并在运放Al反向输入端与输出端之间加入匹配电阻R3,其阻值与RdPR2相等，使电流流经电阻R3,根据运放的闭环特性，此时的输出电压Vcm为：[0029]Vcm=Vcmin+I_2XR3=Vcmin+Ib,qiXR3[0030]实际到达BUFFER输入端的电压为：[0031]Vip=Vcm-Ib,QiXRi=Vcmin+Ib,qiXR3~Ib,qiXRi=Vcmin[0032]Vin=Vcm-Ib,Q2XR2=Vcmin+Ib,q2XR3~Ib,q2XR2=Vcmin[0033]通过补偿电路补偿后，实际到达BUFFER输入端的共模电压与输入共模电压Vohn相等，由于基极电流而损失的电压降Ib,Q1XR1，直接由电阻R3上的压降进行补偿，使得共模电压与NPN管的基极电流无关，基本不随器件波动和环境的变化而变化。[0034]为了证明加补偿电路后，可以达到稳定共模电压的效果，分别进行如下对比实验：[0035]图2展示了不加补偿电路时，不同的工艺角下，到达BUFFER输入端VIP、VIN的共模电压随温度变化情况，图3展示了加入补偿电路时，不同的工艺角下，到达BUFFER输入端VIP、Vin的共模电压随温度变化情况，横坐标代表温度，纵坐标代表共模电压值，图中的每一条线代表器件工艺类型组合变化时的对应结果。输入的Vcmin为1.85V，可以看出共模电压值在不加辅助补偿电路时与中心值1.85V有偏离，且波动达到了±180mV，而加入补偿电路后其值基本在中心值1.85V附近，且波动只有±12.5mV，稳定性得到明显的改善。

权利要求：1.一种BUFFER共模电压稳定电路，包括BUFFER主电路、提供共模电压的基本电路，提供共模电压的基本电路包括缓冲运放A1，其特征在于，还包括补偿电路，补偿电路包括电流镜像NMOS管Mni、Mn2、Mn3和Mn4,电流镜像PMOS管Mpi、Mp2、Mp3和Mp4,辅助NPN管Q3以及偏置丨旦流源IB3；所述缓冲运放反相输入端与NMOS管Mn4漏端连接，NMOS管Mn4源端与NMOS管Mn2漏端连接，匪OS管斷漏端与匪OS管Mn3源端连接，匪OS管Mn2与Mn1的源端均接地，匪OS管Mn3漏端与PMOS管Mp4漏端连接并同时连接至NMOS管Mni、NMOS管Mn2的栅端，NMOS管Mn3、NMOS管Mn4的栅端均与偏置电压Vb2连接，所述PMOS管Mp4的源端与PMOS管Mp2漏端连接，PMOS管Mp^II端与PMOS管Mp3源端连接，PMOS管MpjJg端、PMOS管Mp2源端均与电源Vdd连接，PMOS管Mp3漏端与辅助NPN管Q3的基极连接并同时与PMOS管―的栅极、PMOS管Mp2的栅极连接，PMOS管Mp3栅极、Mp4栅极与偏置电压Vb1连接;所述辅助NPN管Q3的集电极与电源Vdd连接，发射极经偏置恒流源Ib3接地。2.根据权利要求1所述的BUFFER共模电压稳定电路，其特征在于，提供共模电压的基本电路还包括电阻办、电阻R2及匹配电阻R3,缓冲运放^的同相输入端输入共模电压VCMIN，反相输入端连接匹配电阻R3—端，匹配电阻R3另一端与缓冲运放A1输出端连接，缓冲运放A1的输出端同时连接电阻Ri和电阻R2，电阻Ri和电阻R2的另一端接入BUFFER主电路。3.根据权利要求2所述的BUFFER共模电压稳定电路，其特征在于，所述电阻R1、电阻R2、匹配电阻R3的阻值均相等。4.根据权利要求1所述的BUFFER共模电压稳定电路，其特征在于，所述BUFFER主电路包括输入即~管、输入即~管出、偏置恒流源IB1、偏置恒流源Ib2、输入耦合电容C1、输入耦合电容C2，即1^管的基极与输入耦合电容的一端连接，并和电阻R1的一端连接，输入耦合电容C1另一端连接输入信号正端V1+，电阻R1另一端连接至缓冲运放^的输出端，即~管出的基极与输入親合电容C2的一端连接，并和电阻R2的一端连接，输入親合电容C2另一端连接输入信号负端V1-，电阻R2另一端连接至缓冲运放出端，NPN管集电极与NPN管Q2集电极均连接电源Vdd，NPN管发射极经过偏置恒流源Ib1接地，NPN管出发射极经过偏置恒流源Ib2接地。5.根据权利要求4所述的BUFFER共模电压稳定电路，其特征在于，偏置恒流源Ib1与偏置恒流源Ib2电流值相等，Q1尺寸与Q2尺寸相同；偏置恒流源Ib3的电流为偏置恒流源Ib1或偏置恒流源IB2电流值的等比例缩放，Q3的尺寸为Qi尺寸或Q2尺寸的等比例缩放。

百度查询： 南京德睿智芯电子科技有限公司 一种BUFFER共模电压稳定电路