买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：西安电子科技大学

摘要：本发明涉及集成电路领域，具体涉及一种针对多时钟域集成电路中单固定故障模型的捕获方式。本发明对可测性设计DFT中的扫描技术中故障捕获方式进行优化，通过对不同时钟域的OCC电路测试阶段扫描链配置数据的改变，使得原本MergeNCP法中不相兼容的多个时钟域能够在同一捕获阶段先后进行故障响应的捕获，更加高效地产生测试向量，降低了对同一电路进行单固定故障检测所需要的测试向量数目，缓解了ATE机台存储空间的压力，降低了可测性设计DFT中扫描技术的测试时间，降低了芯片的测试成本。

主权项：1.一种针对多时钟域集成电路中单固定故障模型的捕获方式，其特征在于，包括以下步骤：步骤1，在扫描技术中测试模式的移位阶段，每个时钟域的改进OCC电路中的扫描链数据输入端口分别向各自的改进OCC电路中的扫描链传入不同的扫描链数据；每个时钟域的改进OCC电路中的扫描链中每个D触发器在ATE时钟信号的控制下，根据扫描链数据在Q端获得相应的值；步骤2，在扫描技术中测试模式的捕获阶段，ATE时钟信号输入端口停止向改进OCC电路中的扫描链送入ATE时钟信号，且改进OCC电路中的扫描链中每个D触发器Q端在移位阶段获得的值被锁存；改进OCC电路中的8bit并入串出移位寄存器获取改进OCC电路中的扫描链中每个D触发器Q端锁存的值作为8bit脉冲控制信号，再将8bit脉冲控制信号转化成频率为工作时钟信号频率的串行输出信号，并送给门控时钟模块；门控时钟模块将串行输出信号作为使能信号，输出符合时序要求且可配置的时钟信号，并送入时钟信号选择模块；时钟信号选择模块最终将符合时序要求且可配置的时钟信号通过时钟信号输出端口输出；所述改进OCC电路，包括扫描链数据输入端口、扫描链数据输出端口、ATE时钟信号输入端口、工作时钟信号输入端口、测试模式选择信号输入端口、工作模式选择信号输入端口、时钟信号输出端口、脉冲控制模块和时钟信号选择模块；脉冲控制模块包含扫描链、8bit并入串出移位寄存器、门控时钟模块；扫描链包含8个依次连接的D触发器；门控时钟模块包含D触发器和二输入与门；扫描链中第一个D触发器的D端与扫描链数据输入端口连接；扫描链中每个D触发器的Q端均与8bit并入串出移位寄存器连接；扫描链中第一个D触发器至第七个D触发器的Q端还与后一个D触发器的D端连接；扫描链中第八个D触发器的Q端还与扫描链数据输出端口连接；扫描链中每个D触发器的CP时钟端均与ATE时钟信号输入端口连接；8bit并入串出移位寄存器的8bitdin端分别与扫描链中每个D触发器的Q端连接；8bit并入串出移位寄存器的时钟端与工作时钟信号输入端口连接；8bit并入串出移位寄存器的使能端与测试模式选择信号输入端口连接；8bit并入串出移位寄存器的Q端与门控时钟模块中D触发器的D端连接；门控时钟模块中D触发器的Q端与门控时钟模块中二输入与门的一个输入端连接；门控时钟模块中D触发器的CP时钟端与工作时钟信号输入端口连接；门控时钟模块中二输入与门的另一个输入端与工作时钟信号输入端口连接；时钟信号选择模块包含第一二选一数据选择器和第二二选一数据选择器；第一二选一数据选择器的一个输入端与二输入与门的输出端连接，第一二选一数据选择器的另一个输入端与ATE时钟信号输入端口连接；第一二选一数据选择器的选通控制端与测试模式选择信号输入端口连接；第二二选一数据选择器的一个输入端与第一二选一数据选择器的输出端连接，第二二选一数据选择器的另一个输入端与工作时钟信号输入端口连接；第二二选一数据选择器的选通控制端与工作模式选择信号输入端口连接；扫描链用于在ATE时钟信号的控制下，给8bit并入串出移位寄存器提供8bit脉冲控制信号；8bit并入串出移位寄存器用于将8bit脉冲控制信号转化成工作时钟信号频率的串行输出信号，并送给门控时钟模块；门控时钟模块用于将串行输出信号作为使能信号来输出符合时序要求且可配置的时钟信号，并送入时钟信号选择模块；时钟信号选择模块，用于根据工作模式选择信号输入端口送入的工作模式选择信号和测试模式选择信号输入端口送入的测试模式选择信号，输出相应的时钟信号，并送入时钟信号输出端口。

全文数据：

权利要求：

百度查询： 西安电子科技大学 一种针对多时钟域集成电路中单固定故障模型的捕获方式