Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

基于优化频响实现并行架构任意插值与高采样处理的方法、装置、处理器及其存储介质 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:创远信科(上海)技术股份有限公司

摘要:本发明涉及一种基于优化频响实现并行架构任意插值与高采样处理的方法,其中,该方法包括:上位机接收到所需转换的N对IQ数据后,进行快速傅里叶变换,生成N对频域复数数据Fiq0[N];获取到最近于原始数据采样率fsa1的采样率fsa2;获得系统所需插值或抽取的长度Ls,并进行处理;输入数据,并判断插值数是否大于两倍差值;进入第一Fifo先入先出队列进行插值处理,进入第二Fifo先入先出队列进行插值处理;根据JESD204B协议将处理后的数据发送给DAC芯片,由DAC芯片输出对应的模拟基带信号。本发明还涉及一种相应的装置、处理器及其存储介质。采用了本发明的该方法、装置、处理器及其存储介质,利用FPGA实时内插方式实现采样率的转换,将数据转换成模拟信号,数据速率可至2Gss以上。

主权项:1.一种基于优化频响实现并行架构任意插值与高采样处理的方法,其特征在于,所述的方法包括以下步骤:1在发射系统中,上位机接收到所需转换的N对IQ数据后,进行快速傅里叶变换,生成N对频域复数数据Fiq0[N];2将系统原始数据的采样率fsa1与系统实际所需采样率fsa0,进行相对运算,对系统实际所需采样率fsa0以递除以2方式获取到最近于所述的系统原始数据采样率fsa1的采样率fsa2;3获得当前系统所需插值或抽取的长度Ls,并进行相应的处理;4输入数据,并判断插值数是否大于2倍插值,如果是,则进入步骤5,否则,进入步骤6;5进入第一Fifo先入先出队列进行插值处理;6进入第二Fifo先入先出队列进行插值处理;7根据JESD204B协议将处理后的数据发送给DAC芯片,由所述的DAC芯片输出对应的模拟基带信号;所述的步骤3根据以下公式计算所需插值或抽取的长度Ls: 当Ls0时,对Fiq0[N]数组的中间位置进行插值Ls对0的复数;当Ls0时,对Fiq0[N]数组的中间位置进行抽取Ls对复数数据;所述的步骤5具体包括以下步骤:5.1判断当前数据所需插值倍数是否大于4倍插值,如果否,则进入步骤5.2;如果是,则进行单通道半带插值处理,并分别判断当前数据所需插值倍数是否大于8倍插值、16倍插值、32倍插值、64倍插值、128倍插值或者大于256倍插值且小于2048倍插值,如果否,则进入步骤5.2,如果是,则进行相应的单通道半带插值处理;5.2当插值为≤4倍插值时,选择第1个单通道滤波器模块处理数据输出通道;插值为8时,选择第2个单通道滤波器模块处理数据输出通道;插值为16,选择第3个单通道滤波器模块处理数据输出通道;插值为32,选择第4个单通道滤波器模块处理数据输出通道;插值为64,选择第5个单通道滤波器模块处理数据输出通道;插值为128,选择第6个单通道滤波器模块处理数据输出通道;插值为256,选择第7个单通道滤波器模块处理数据输出通道;插值为512,选择第8个单通道滤波器模块处理数据输出通道;默认选择第7个单通道滤波器模块处理数据输出通道;5.3待步骤5.2选择完成后,采用1通道转2通道并行输出半带滤波器进行处理,并进入步骤6;所述的步骤6具体包括以下步骤:6.1选择经过前述处理后的数据;6.2经过一通道并行架构转二通道并行架构输出半带滤波器;6.3使用CIC插值滤波器进行任意插值处理。

全文数据:

权利要求:

百度查询: 创远信科(上海)技术股份有限公司 基于优化频响实现并行架构任意插值与高采样处理的方法、装置、处理器及其存储介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。