买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜中国科学院沈阳自动化研究所申请的专利一种实时以太网卡片上系统架构获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116094639B 。

龙图腾网通过国家知识产权局官网在2025-04-22发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202111304109.0，技术领域涉及：H04J3/06；该发明授权一种实时以太网卡片上系统架构是由张博;闫炳均;王锴;刘明哲;王志平设计研发完成，并于2021-11-05向国家知识产权局提交的专利申请。

本一种实时以太网卡片上系统架构在说明书摘要公布了：本发明属于船舶能耗管理系统内部通信领域，具体公开一种实时以太网卡的片上系统架构，利用一种ARM+FPGA架构的片上系统作为主控芯片，ARM端完成协议栈的调度，并利用DDR控制器对DDR存储芯片进行数据读写实现数据的缓存，成与上位机的数据传输；FPGA端设计出PRP冗余控制模块、1588同步模块和PCIE‑DMA模块，来实现与系统内其他节点之间的双以太网冗余处理、高精度时钟同步以及与上位机通信功能，利用FPGA端可并行处理的优势极大地降低了ARM端的运算需求，使得ARM端可以加速通信调度所需要的计算，从而提高网络通信的效率和吞吐率；本发明极大地提高了船舶能耗管理系统节点设备网络通信的实时性、可靠性以及吞吐率。

本发明授权一种实时以太网卡片上系统架构在权利要求书中公布了：1.一种实时以太网卡片上系统架构，其特征在于，包括：FPGA端，用于完成上位机和网卡DDR存储芯片之间的地址映射，实现上位机对网卡DDR存储芯片进行寻址并读写数据；对双网口的数据进行处理，实现双网口数据的切换；根据ARM端发送的本节点时钟与主时钟的时差和频差，完成网卡的时钟同步；ARM端，用于将从以太网接收到的上位机需要的数据写入DDR存储芯片中，并根据上位机指令，将上位机需要发送的数据从DDR中取出并组成以太网报文，在本节点对应的时间片内发送；根据FPGA端记录的时间戳，计算本节点时钟与主时钟的时差和频差，发送至FPGA端；所述FPGA端包括：PCIE-DMA模块，用于接收上位机通过PCIE总线向映射的DDR存储芯片地址发送的PCIE数据包并解析，将解析后的数据以DMA方式通过ARM端的DDR控制器写入PCIE协议映射的DDR存储芯片地址，并通过PCIE中断告知ARM端的网络数据收发调度模块有新的数据写入；通过AXI总线获取ARM端网络数据收发调度模块的指令，并触发上位机PCIE中断，以告知上位机DDR存储芯片有新的数据可读取；当接收到上位机通过PCIE总线发送读取数据包的指令后，解析指令，将对应地址的数据通过DMA的方式通过ARM端的DDR控制器从DDR存储芯片中取出，并组装成PCIE数据包发送给上位机；PRP冗余处理模块，用于在发送以太网报文时，接收经ARM端的以太网MAC控制器组装成的以太网报文，并将待发送的报文复制成两份，并根据PRP冗余算法，在两路以太网报文后分别添加报文序号以及不同的冗余标识后分成两路发出；在接收以太网报文时，对接收到的两路以太网报文的报文序号和冗余标识进行识别，判别两路以太网同序号报文到达的先后顺序，留下先到达的报文，去掉冗余尾后传递给ARM端的以太网MAC控制器；1588时钟同步模块，用于在接收以太网报文过程中，接收经过PRP冗余处理模块去掉冗余尾后的报文，识别接收到的PTP报文，并根据PTP报文的类型记录相应的时间戳，等待ARM端的同步计算模块读取；在发送以太网报文过程中，接收以太网MAC控制器组装后的以太网报文，识别待发送的PTP报文，并根据PTP报文的类型记录相应的时间戳，等待ARM端的同步计算模块读取；根据ARM端的同步计算模块计算出的时差和频差调整本地时钟的时间和频率，保持与主时钟的同步。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院沈阳自动化研究所，其通讯地址为：110016 辽宁省沈阳市沈河区南塔街114号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。