买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：上海华力集成电路制造有限公司

摘要：本发明公开了一种共源共栅电流偏置结构，包括：第一MOS和第二MOS第一端相连作为该电流偏置结构第一端，第一MOS第二端连接第四MOS第一端，第二MOS作为该电流偏置结构第二端，第三MOS第二端、第六MOS第二端、第三MOS第三端、第四MOS第三端相连作为该电流偏置结构第三端，第四MOS第二端、第五MOS第二端、第五MOS第三端和第六MOS第三端相连，第五MOS第一端、第七MOS第一端、第七MOS第三端和第八MOS第三端作为该电流偏置结构第四端，第六MOS第一端连接第八MOS第二端，第八MOS第一端连接第九MOS第二端，第七MOS第一端和第九MOS第一端相连作为该电流偏置结构第五端，第九MOS作为第三端该电流偏置结构第五端。本发明还公开了一种电流偏置电路和SUB‑BGR。

主权项：1.一种共源共栅电流偏置结构，其特征在于，包括：第一MOS～第九MOSM1～M9；第一MOSM1和第二MOSM2第一端相连作为该电流偏置结构第一端A，第一MOSM1第二端连接第四MOSM4第一端，第二MOSM2第二端、第三MOSM3第一端、第一MOSM1第三端和第二MOSM2第三端相连作为该电流偏置结构第二端B，第三MOSM3第二端、第六MOSM6第二端、第三MOSM3第三端、第四MOSM4第三端相连作为该电流偏置结构第三端C，第四MOSM4第二端、第五MOSM5第二端、第五MOSM5第三端和第六MOSM6第三端相连，第五MOSM5第一端、第七MOSM7第一端、第七MOSM7第三端和第八MOSM8第三端作为该电流偏置结构第四端D，第六MOSM6第一端连接第八MOSM8第二端，第八MOSM8第一端连接第九MOSM9第二端，第七MOSM7第一端和第九MOSM9第一端相连作为该电流偏置结构第五端E，第九MOSM9作为第三端该电流偏置结构第五端F。

全文数据：共源共栅电流偏置结构及电流偏置电路和SUB-BGR技术领域本发明涉及集成电路领域，特别是涉及一种CMOS工艺的共源共栅电流偏置结构。本发明还涉及一种具有所述共源共栅电流偏置结构的电流偏置电路。以及，一种具有所述共源共栅电流偏置结构和电流偏置电路的SUB-BGR。背景技术在许多电路中，使用的偏置电流和电流镜都隐含地假设可以得到一个“理想的”基准电流IREF，该基准电流不随工艺，电源和温度的变化而变化。在传统的电流偏置中，为了得出一个对VDD不敏感的解决方法，电路必须由自己偏置SelfBias，如图2所示，PMOS3和PMOS4复制了IOUT从而确定了IREF，从本质上讲IREF被自举偏置到IOUT，如果忽略沟道长度调制效应ChannelLengthModulationeffect，则IOUT＝KIREF。因为每个二极管方式连接的器件都是有一个电流源驱动的，所以相对来说，IREF和IOUT与VDD无关。为了唯一确定电流值，电路中加入另一个约束，如图2所示，因为PMOS器件具有相同的尺寸，虽然要求IOUT＝IREF，但是电阻RS减小了其连接的PMOS3的电流。可以写出VGS4＝VGS3+IDRS，且M1～M4都工作在饱和区，则有：忽略体效应，VTH1＝VTH2；如式3所示，电流IOUT与电源VDD无关但仍然是工艺和温度的函数。其中，μ-载流子迁移率。传统的IBIAS电路虽然基本做到了与电源无关，但基准电流的精度仍然受到其它外部因素的影响，如温度和工艺等。本发明的目的是在Cascode电流镜IBIAS的基础上增加温度系数补偿，以尽可能的降低工艺，电压，温度等外界因素对基准电流精度的影响。发明内容本发明要解决的技术问题是提供一种共源共栅电流偏置结构。本发明要解决的另一技术问题是提供通过温度补偿方式实现一种与电源和温度都无关的电流偏置电路。本发明要解决的再一技术问题是提供一种具有上述共源共栅电流偏置结构和电流偏置电路的SUB-BGR。SUB＝subthreshold亚阈值，SUB-BGR特指在亚阈值区设计的超低功耗带隙基准源。为解决上述技术问题，本发明提供共源共栅电流偏置结构20，包括：第一MOS～第九MOSM1～M9；第一MOSM1和第二MOSM2第一端相连作为该电流偏置结构第一端A，第一MOSM1第二端连接第四MOSM4第一端，第二MOSM2第二端、第三MOSM3第一端、第一MOSM1第三端和第二MOSM2第三端相连作为该电流偏置结构第二端B，第三MOSM3第二端、第六MOSM6第二端、第三MOSM3第三端、第四MOSM4第三端相连作为该电流偏置结构第三端C，第四MOSM4第二端、第五MOSM5第二端、第五MOSM5第三端和第六MOSM6第三端相连，第五MOSM5第一端、第七MOSM7第一端、第七MOSM7第三端和第八MOSM8第三端作为该电流偏置结构第四端D，第六MOSM6第一端连接第八MOSM8第二端，第八MOSM8第一端连接第九MOSM9第二端，第七MOSM7第一端和第九MOSM9第一端相连作为该电流偏置结构第五端E，第九MOSM9作为第三端该电流偏置结构第五端F。进一步改进所述的共源共栅电流偏置结构，所述第一MOS～第八MOSM1～M8构成级联共源共栅电结构。进一步改进所述的共源共栅电流偏置结构，所述第一MOSM1和第二MOSM2尺寸相同，所述第三MOSM3和第四MOSM4尺寸相同，所述第五MOSM5和第六MOSM6尺寸相同，所述第七MOSM7尺寸是第八MOSM8尺寸Z倍，所述MOS尺寸是MOS的导电沟道宽与长的比Z，Z的范围为1～1000的整数，以实际设计的电流预期值计算该Z值。进一步改进所述的共源共栅电流偏置结构，所述第一MOS～第四MOSM1～M4是NMOS，所述第五MOS～第九MOSM5～M9是PMOS。进一步改进所述的共源共栅电流偏置结构，第一MOS～第九MOSM1～M9第一端是源极，第一MOS～第九MOSM1～M9第二端是漏极，第一MOS～第九MOSM1～M9第三端是栅极。本发明提供一种具有上述任意一项所述共源共栅电流偏置结构20的电流偏置电路，包括：启动电路10、共源共栅电流偏置结构20、正温度系统电压产生电路30和偏压产生电路40；所述启动电路10第一端G、共源共栅电流偏置结构20第一端A、正温度系统电压产生电路30第一端K和偏压产生电路第一端P连接地GND，所述启动电路10第二端H、共源共栅电流偏置结构20第三端C和偏压产生电路40第三端R相连，所述启动电路10第三端I、共源共栅电流偏置结构20第四端D和正温度系统电压产生电路30第四端N相连后连接基准电流端IREF，所述共源共栅电流偏置结构20第二端B和偏压产生电路40第二端Q相连，所述共源共栅电流偏置结构20第五端F和正温度系统电压产生电路30第二端L相连，所述正温度系统电压产生电路30第三端M和偏压产生电路40第四端S相连，所述启动电路10第四端J、共源共栅电流偏置结构20第五端E、正温度系统电压产生电路30第五端O和偏压产生电路40第五端T连接电源电源VDD。进一步改进所述的电流偏置电路，所述正温度系统电压产生电路30包括第十MOS～第十六MOSM10～M16；第十五MOSM15和第十六MOSM16第一端相连作为该正温度系统电压产生电路30第一端K，第十五MOSM15第二端连接第十三MOSM13第一端，第十六MOSM16第二端、第十五MOSM15第三端、第十六MOSM16第三端和第十四MOSM14第一端相连，第十三MOSM13第二端、第十一MOSM11第二端和第十一MOSM11第三端相连作为该正温度系统电压产生电路30第二端L，第十四MOSM14第二端、第十三MOSM13第三端、第十四MOSM14第三端和第十二MOSM12第二端相连，第十一MOSM11第一端、第十MOSM10第二端和第十二MOSM12第一端相连，第十二MOSM12第三端作为该正温度系统电压产生电路30第三端M，第十MOSM10第三端作为该正温度系统电压产生电路30第四端N，第十MOSM10第一端作为该正温度系统电压产生电路30第五端T。进一步改进所述的电流偏置电路，所述第十MOS～第十六MOSM10～M16工作在亚阈值区。进一步改进所述的电流偏置电路，所述第十一MOSM11和第十二MOSM12尺寸比例为10：1,所述MOS尺寸是MOS的导电沟道宽与长的比。进一步改进所述的电流偏置电路，所述第十MOS～第十二MOSM10～M12是PMOS，第十三～第十六MOSM13～M16是NMOS。进一步改进所述的电流偏置电路，所述第十MOS～第十六MOSM10～M16第一端是源极，所述第十MOS第十六MOSM10～M16第二端是漏极，所述第十MOS～第十六MOSM10～M16第三端是栅极。进一步改进所述的电流偏置电路，所述偏压产生电路40包括第十七MOS～第十九MOSM17～M19；第十九MOSM19第一端作为该偏压产生电路40第一端P，第十九MOSM19第二端连击第十八MOSM18第一端，第十九MOSM19第三端作为该偏压产生电路40第二端Q，第十八MOSM18第二端、第十七MOSM17第二端和第十七MOSM17第三端相连作为该偏压产生电路40第四端S，第十八MOSM18第三端作为该偏压产生电路40第三端R，第十七MOSM17第一端作为该偏压产生电路40第五端T。进一步改进所述的电流偏置电路，所述偏压产生电路40第二端Q镜像共源共栅电流偏置结构20第二端B电流，所述偏压产生电路40第三端R镜像共源共栅电流偏置结构20第三端C电流。进一步改进所述的电流偏置电路，所述第十七MOSM17和第十九MOSM19尺寸相同，所述MOS尺寸是MOS的导电沟道宽与长的比。进一步改进所述的电流偏置电路，所述第十七MOSM17是PMOS，第十八MOSM18和十九MOS是NMOS。进一步改进所述的电流偏置电路，所述第十七MOS～第十九MOSM17～M19第一端是源极，所述第十七MOS～第十九MOSM17～M19第二端是漏极，所述第十七MOS～第十九MOSM17～M19第三端是栅极。进一步改进所述的电流偏置电路，所述启动电路10包括第二十MOSM20、第二十一MOSM21和电阻Rp；所述电阻Rp第一端作为该启动电路10第一端G，所述电阻Rp第二端连接第二十MOSM20第二端和第二十一MOSM21第三端，第二十一MOSM21第二端作为该启动电路10第二端H，第二十MOSM20第三端作为该启动电路10第三端I，第二十MOSM20第一端和第二十一MOSM21第一端相连作为该启动电路10第四端J。进一步改进所述的电流偏置电路，所述第二十MOSM20和第二十一MOSM21是PMOS；进一步改进所述的电流偏置电路，所述第二十MOSM20和第二十一MOSM21第一端是源极，所述第二十MOSM20和第二十一MOSM21第二端是漏极，所述第二十MOSM20和第二十一MOSM21第三端是栅极。本发明提供一种具有上述任意一项所述电流偏置电路的SUB-BGR，包括：电流偏置电路IBIAS、正温度系统是电压产生器PTAT、第二十二MOSM22和第一三极管TR；所述电流偏置电路IBIAS和正温度系统是电压产生器PTAT连接在电源电压VDD和地GND之间，所述电流偏置电路IBIAS的基准电流端IREF连接正温度系统是电压产生器PTAT输入端VIN，所述第二十二MOSM22第一端连接电源电压VDD，所述第二十二MOSM22第二端连接第一三极管TR第一端和正温度系统是电压产生器PTAT输入端VIN，第一三极管TR第二端和第三端接地GND，所述第二十二MOSM22第三端连接电流偏置电路IBIAS的基准电流端IREF，所述正温度系统是电压产生器PTAT输出端VREF作为该SUB-BGR输出。进一步改进所述的SUB-BGR，所述第二十二MOSM22是PMOS。进一步改进所述的SUB-BGR，所述第二十二MOSM22第一端是源极，所述第二十二MOSM22第二端是漏极，所述第二十二MOSM22第三端是栅极。进一步改进所述的SUB-BGR，所述第一三极管是PNP三极管。进一步改进所述的SUB-BGR，所述第一三极管第一端是发射极，所述第一三极管第二端是集电极，所述第一三极管第一端是基极。进一步改进所述的SUB-BGR，所述正温度系统是电压产生器PTAT包括第二十三MOS～第二十八MOSM23-M28和电流源CS；所述第二十三MOSM23第一端和第二十四MOSM24第一端经电流源CS接地GND，所述第二十三MOSM23第二端、第二十五MOSM25第二端、第二十五MOSM25第三端和第二十六MOSM26第三端相连，所述第二十三MOSM23第三端作为该SUB-BGR的输入端VIN，所述第二十四MOSM24第二端、第二十四MOSM24第三端和第二十六MOSM26第二端相连作为该SUB-BGR的输出端VOUT，所述第二十五MOSM25第一端、第二十七MOSM27第二端、第二十七MOSM27第三端和第二十八MOSM28第三端相连，所述第二十六MOSM26第一端和第二十八MOSM28第二端相连，所述第二十七MOSM27第一端和第二十八MOSM28第一端相连连接电源电压VDD。进一步改进所述的SUB-BGR，所述第二十三MOSM23和第二十四MOSM24是NMOS，所述第二十五MOS～第二十八MOS是PMOS。进一步改进所述的SUB-BGR，所述第二十三MOS～第二十八MOSM23-M28第一端是源极，所述第二十三MOS～第二十八MOSM23-M28第二端是漏极，所述第二十三MOS～第二十八MOSM23-M28第三端是栅极。本发明在传统电流偏置M1，M2，M7，M8，M9的基础上增加M3～M6MOSFET，使M1～M8构成级联的Cascade结构，使得流过M3，M4的电流彼此相等，因此M3，M4的源极电位相等。同时该电路包含一个电压偏置电路M17～M19，正温度系数电压产生器M10～M16,PTATvoltagegenerator以及一个防止电路进入零电流简并态的启动电路。其中PTAT电压部分的所有MOSFETs工作在亚阈值区，如图4所示PTAT电压产生器为一个buffer接法的差分放大器，当其尾电流足够小，以WL＝44的差分对管为例，当尾流小于0.02uA时，使得差分对管M23,M24工作在亚阈值区。其漏级电流为和差分输入电压承指数关系，同时与热电压VT的反比也承指数关系。该热电压又与温度承正比。该buffer的输入失调电压Voffset，Voffset＝VOUT-VIN＝VGS，M2-VGS，M14同时VOUT等于差分输入VIN’,VOFFSET＝VIN-VIN’。可通过MOS管的亚阈值区即VGS-Vth-VGS’-Vth’；由MOS管的亚阈值区特性可计算得VOFFSET为一个正温度系数电压。如图2所示，MOS电阻M17和M9工作在强反型和深三极管区，其栅极长度和宽度相同，并且他们被相同的电流偏置。由于PTAT单元输入offset的存在，使得M17和M9的栅源电压不同。这一带正温度系数的offset电压通过buffer传到MOS电阻M9上，补偿了电流源M1～M9本身的温度系数。同时相同尺寸的M17和M9使得它们的阈值电压接近，使得M17和M9产生的电流差值对工艺不敏感。传统的自举偏置型IBIAS输出电流在TT_1.2V_25度下的大小为4.012uA。最大最小电流分别在SS_1.08V_125度，FF_1.08V_-40度下产生，大小分别为5.53uA，2.77uA；自举偏置型IBIAS的电流输出Variation为-31％～37％。而带温度补偿的CascodeIBIAS的corner仿真结果如表1所示，其中IR5nx为该IBIAS电路的输出PIN，其Worstcase下的Variation为-11％～14.3％。本技术解决方案大幅提高了IBIAS输出电流在corner及不同外部环境温度，电压下的精度。如下表1所示带温度系数补偿CascodeIBIASCorner仿真结果。本发明使用范围较广，若应用于SUB-BGR设计中，可以为双极器件BJT提供饱和电流IS，使双极器件工作在二极管区，从而产生一个带负温度系数的基极-发射极电压VBE。同时IBIAS也可以为PTAT电压产生器提供一路精准的偏置电流，从而提高BGR的精度。表1附图说明下面结合附图与具体实施方式对本发明作进一步详细的说明：图1是一种产生与电源无关的基准电流电路结构示意图。图2是本发明电流偏置电路结构示意图。图3是本发明SUB-BGR结构示意图。图4是本发明PTAT结构示意图。附图标记说明NMOS1、NMOS2是不同的NMOSPMOS3～PMOS7是不同的PMOS第一MOS～第二十八MOSM1～M28Rp、Rs表示不同电阻CS是电流源TR是第一三极管表示不同的MOS尺寸。具体实施方式本发明提供共源共栅电流偏置结构20，包括：第一MOS～第九MOSM1～M9；所述第一MOS～第四MOSM1～M4是NMOS，所述第五MOS～第九MOSM5～M9是PMOS。第一MOS～第九MOSM1～M9第一端是源极，第一MOS～第九MOSM1～M9第二端是漏极，第一MOS～第九MOSM1～M9第三端是栅极。第一MOSM1和第二MOSM2第一端相连作为该电流偏置结构第一端A，第一MOSM1第二端连接第四MOSM4第一端，第二MOSM2第二端、第三MOSM3第一端、第一MOSM1第三端和第二MOSM2第三端相连作为该电流偏置结构第二端B，第三MOSM3第二端、第六MOSM6第二端、第三MOSM3第三端、第四MOSM4第三端相连作为该电流偏置结构第三端C，第四MOSM4第二端、第五MOSM5第二端、第五MOSM5第三端和第六MOSM6第三端相连，第五MOSM5第一端、第七MOSM7第一端、第七MOSM7第三端和第八MOSM8第三端作为该电流偏置结构第四端D，第六MOSM6第一端连接第八MOSM8第二端，第八MOSM8第一端连接第九MOSM9第二端，第七MOSM7第一端和第九MOSM9第一端相连作为该电流偏置结构第五端E，第九MOSM9作为第三端该电流偏置结构第五端F。其中，所述第一MOS～第八MOSM1～M8构成级联共源共栅电结构，所述第一MOSM1和第二MOSM2尺寸相同，所述第三MOSM3和第四MOSM4尺寸相同，所述第五MOSM5和第六MOSM6尺寸相同，所述第七MOSM7尺寸是第八MOSM8尺寸Z倍，所述MOS尺寸是MOS的导电沟道宽与长的比Z，Z的范围为1～1000的整数，以实际设计的电流预期值计算该Z值。如图2所示，本发明提供一种具有所述共源共栅电流偏置结构20的电流偏置电路，包括：启动电路10、共源共栅电流偏置结构20、正温度系统电压产生电路30和偏压产生电路40；所述启动电路10第一端G、共源共栅电流偏置结构20第一端A、正温度系统电压产生电路30第一端K和偏压产生电路第一端P连接地GND，所述启动电路10第二端H、共源共栅电流偏置结构20第三端C和偏压产生电路40第三端R相连，所述启动电路10第三端I、共源共栅电流偏置结构20第四端D和正温度系统电压产生电路30第四端N相连后连接基准电流端IREF，所述共源共栅电流偏置结构20第二端B和偏压产生电路40第二端Q相连，所述共源共栅电流偏置结构20第五端F和正温度系统电压产生电路30第二端L相连，所述正温度系统电压产生电路30第三端M和偏压产生电路40第四端S相连，所述启动电路10第四端J、共源共栅电流偏置结构20第五端E、正温度系统电压产生电路30第五端O和偏压产生电路40第五端T连接电源电源VDD。所述正温度系统电压产生电路30一实施例包括第十MOS～第十六MOSM10～M16；所述第十MOS～第十二MOSM10～M12是PMOS，第十三～第十六MOSM13～M16是NMOS，所述第十MOS～第十六MOSM10～M16第一端是源极，所述第十MOS第十六MOSM10～M16第二端是漏极，所述第十MOS～第十六MOSM10～M16第三端是栅极。第十五MOSM15和第十六MOSM16第一端相连作为该正温度系统电压产生电路30第一端K，第十五MOSM15第二端连接第十三MOSM13第一端，第十六MOSM16第二端、第十五MOSM15第三端、第十六MOSM16第三端和第十四MOSM14第一端相连，第十三MOSM13第二端、第十一MOSM11第二端和第十一MOSM11第三端相连作为该正温度系统电压产生电路30第二端L，第十四MOSM14第二端、第十三MOSM13第三端、第十四MOSM14第三端和第十二MOSM12第二端相连，第十一MOSM11第一端、第十MOSM10第二端和第十二MOSM12第一端相连，第十二MOSM12第三端作为该正温度系统电压产生电路30第三端M，第十MOSM10第三端作为该正温度系统电压产生电路30第四端N，第十MOSM10第一端作为该正温度系统电压产生电路30第五端T。所述第十MOS～第十六MOSM10～M16工作在亚阈值区，所述第十一MOSM11和第十二MOSM12尺寸比例为10：1,所述MOS尺寸是MOS的导电沟道宽与长的比。其中，所述偏压产生电路40一实施例，包括第十七MOS～第十九MOSM17～M19；所述第十七MOSM17是PMOS，第十八MOSM18和十九MOS是NMOS，所述第十七MOS～第十九MOSM17～M19第一端是源极，所述第十七MOS～第十九MOSM17～M19第二端是漏极，所述第十七MOS～第十九MOSM17～M19第三端是栅极。第十九MOSM19第一端作为该偏压产生电路40第一端P，第十九MOSM19第二端连击第十八MOSM18第一端，第十九MOSM19第三端作为该偏压产生电路40第二端Q，第十八MOSM18第二端、第十七MOSM17第二端和第十七MOSM17第三端相连作为该偏压产生电路40第四端S，第十八MOSM18第三端作为该偏压产生电路40第三端R，第十七MOSM17第一端作为该偏压产生电路40第五端T。所述偏压产生电路40第二端Q镜像共源共栅电流偏置结构20第二端B电流，所述偏压产生电路40第三端R镜像共源共栅电流偏置结构20第三端C电流。所述第十七MOSM17和第十九MOSM19尺寸相同，所述MOS尺寸是MOS的导电沟道宽与长的比。其中，所述启动电路10一实施例包括第二十MOSM20、第二十一MOSM21和电阻Rp；所述第二十MOSM20和第二十一MOSM21是PMOS，所述第二十MOSM20和第二十一MOSM21第一端是源极，所述第二十MOSM20和第二十一MOSM21第二端是漏极，所述第二十MOSM20和第二十一MOSM21第三端是栅极。所述电阻Rp第一端作为该启动电路10第一端G，所述电阻Rp第二端连接第二十MOSM20第二端和第二十一MOSM21第三端，第二十一MOSM21第二端作为该启动电路10第二端H，第二十MOSM20第三端作为该启动电路10第三端I，第二十MOSM20第一端和第二十一MOSM21第一端相连作为该启动电路10第四端J。如图3所示，本发明提供一种具有上述电流偏置电路的SUB-BGR，包括：电流偏置电路IBIAS、正温度系统是电压产生器PTAT、第二十二MOSM22和第一三极管TR；所述第二十二MOSM22是PMOS,所述第二十二MOSM22第一端是源极，所述第二十二MOSM22第二端是漏极，所述第二十二MOSM22第三端是栅极,所述第一三极管是PNP三极管,所述第一三极管第一端是发射极，所述第一三极管第二端是集电极，所述第一三极管第一端是基极。偏置电流源产生与电源和温度无关的电流偏置，这个电流偏置使PNP三极管的PN结二极管正向电压基极-发射极电压带负温度系数，及VBE具有负温度系数。同时正温度系数产生电路PTAT在相同的电流偏置下产生正温度系数电压，利用差分运放的“虚短”特性，将VBE叠加VPTAT产生无温度系数的VREF电压。所述电流偏置电路IBIAS和正温度系统是电压产生器PTAT连接在电源电压VDD和地GND之间，所述电流偏置电路IBIAS的基准电流端IREF连接正温度系统是电压产生器PTAT输入端VIN，所述第二十二MOSM22第一端连接电源电压VDD，所述第二十二MOSM22第二端连接第一三极管TR第一端和正温度系统是电压产生器PTAT输入端VIN，第一三极管TR第二端和第三端接地GND，所述第二十二MOSM22第三端连接电流偏置电路IBIAS的基准电流端IREF，所述正温度系统是电压产生器PTAT输出端VREF作为该SUB-BGR输出。如图4所示，所述正温度系统是电压产生器PTAT一实施例包括第二十三MOS～第二十八MOSM23-M28和电流源CS；所述第二十三MOSM23和第二十四MOSM24是NMOS，所述第二十五MOS～第二十八MOS是PMOS，所述第二十三MOS～第二十八MOSM23-M28第一端是源极，所述第二十三MOS～第二十八MOSM23-M28第二端是漏极，所述第二十三MOS～第二十八MOSM23-M28第三端是栅极。所述第二十三MOSM23第一端和第二十四MOSM24第一端经电流源CS接地GND，所述第二十三MOSM23第二端、第二十五MOSM25第二端、第二十五MOSM25第三端和第二十六MOSM26第三端相连，所述第二十三MOSM23第三端作为该SUB-BGR的输入端VIN，所述第二十四MOSM24第二端、第二十四MOSM24第三端和第二十六MOSM26第二端相连作为该SUB-BGR的输出端VOUT，所述第二十五MOSM25第一端、第二十七MOSM27第二端、第二十七MOSM27第三端和第二十八MOSM28第三端相连，所述第二十六MOSM26第一端和第二十八MOSM28第二端相连，所述第二十七MOSM27第一端和第二十八MOSM28第一端相连连接电源电压VDD。以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

权利要求：1.一种共源共栅电流偏置结构，其特征在于，包括：第一MOS～第九MOSM1～M9；第一MOSM1和第二MOSM2第一端相连作为该电流偏置结构第一端A，第一MOSM1第二端连接第四MOSM4第一端，第二MOSM2第二端、第三MOSM3第一端、第一MOSM1第三端和第二MOSM2第三端相连作为该电流偏置结构第二端B，第三MOSM3第二端、第六MOSM6第二端、第三MOSM3第三端、第四MOSM4第三端相连作为该电流偏置结构第三端C，第四MOSM4第二端、第五MOSM5第二端、第五MOSM5第三端和第六MOSM6第三端相连，第五MOSM5第一端、第七MOSM7第一端、第七MOSM7第三端和第八MOSM8第三端作为该电流偏置结构第四端D，第六MOSM6第一端连接第八MOSM8第二端，第八MOSM8第一端连接第九MOSM9第二端，第七MOSM7第一端和第九MOSM9第一端相连作为该电流偏置结构第五端E，第九MOSM9作为第三端该电流偏置结构第五端F。2.如权利要求1所述的共源共栅电流偏置结构，其特征在于：所述第一MOS～第八MOSM1～M8构成级联共源共栅电结构。3.如权利要求1所述的共源共栅电流偏置结构，其特征在于：所述第一MOSM1和第二MOSM2尺寸相同，所述第三MOSM3和第四MOSM4尺寸相同，所述第五MOSM5和第六MOSM6尺寸相同，所述第七MOSM7尺寸是第八MOSM8尺寸Z倍，所述MOS尺寸是MOS的导电沟道宽与长的比是Z，Z的范围为1～1000的整数。4.如权利要求1所述的共源共栅电流偏置结构，其特征在于：所述第一MOS～第四MOSM1～M4是NMOS，所述第五MOS～第九MOSM5～M9是PMOS。5.如权利要求4所述的共源共栅电流偏置结构，其特征在于：第一MOS～第九MOSM1～M9第一端是源极，第一MOS～第九MOSM1～M9第二端是漏极，第一MOS～第九MOSM1～M9第三端是栅极。6.一种具有权利要求1-5任意一项所述共源共栅电流偏置结构20的电流偏置电路，其特征在于，包括：启动电路10、共源共栅电流偏置结构20、正温度系统电压产生电路30和偏压产生电路40；所述启动电路10第一端G、共源共栅电流偏置结构20第一端A、正温度系统电压产生电路30第一端K和偏压产生电路第一端P连接地GND，所述启动电路10第二端H、共源共栅电流偏置结构20第三端C和偏压产生电路40第三端R相连，所述启动电路10第三端I、共源共栅电流偏置结构20第四端D和正温度系统电压产生电路30第四端N相连后连接基准电流端IREF，所述共源共栅电流偏置结构20第二端B和偏压产生电路40第二端Q相连，所述共源共栅电流偏置结构20第五端F和正温度系统电压产生电路30第二端L相连，所述正温度系统电压产生电路30第三端M和偏压产生电路40第四端S相连，所述启动电路10第四端J、共源共栅电流偏置结构20第五端E、正温度系统电压产生电路30第五端O和偏压产生电路40第五端T连接电源电源VDD。7.如权利要求6所述的电流偏置电路，其特征在于：所述正温度系统电压产生电路30包括第十MOS～第十六MOSM10～M16；第十五MOSM15和第十六MOSM16第一端相连作为该正温度系统电压产生电路30第一端K，第十五MOSM15第二端连接第十三MOSM13第一端，第十六MOSM16第二端、第十五MOSM15第三端、第十六MOSM16第三端和第十四MOSM14第一端相连，第十三MOSM13第二端、第十一MOSM11第二端和第十一MOSM11第三端相连作为该正温度系统电压产生电路30第二端L，第十四MOSM14第二端、第十三MOSM13第三端、第十四MOSM14第三端和第十二MOSM12第二端相连，第十一MOSM11第一端、第十MOSM10第二端和第十二MOSM12第一端相连，第十二MOSM12第三端作为该正温度系统电压产生电路30第三端M，第十MOSM10第三端作为该正温度系统电压产生电路30第四端N，第十MOSM10第一端作为该正温度系统电压产生电路30第五端T。8.如权利要求7所述的电流偏置电路，其特征在于：所述第十MOS～第十六MOSM10～M16工作在亚阈值区。9.如权利要求7所述的电流偏置电路，其特征在于：所述第十一MOSM11和第十二MOSM12尺寸比例为10：1,所述MOS尺寸是MOS的导电沟道宽与长的比。10.如权利要求7所述的电流偏置电路，其特征在于：所述第十MOS～第十二MOSM10～M12是PMOS，第十三～第十六MOSM13～M16是NMOS。11.如权利要求10所述的电流偏置电路，其特征在于：所述第十MOS～第十六MOSM10～M16第一端是源极，所述第十MOS第十六MOSM10～M16第二端是漏极，所述第十MOS～第十六MOSM10～M16第三端是栅极。12.如权利要求6所述的电流偏置电路，其特征在于：所述偏压产生电路40包括第十七MOS～第十九MOSM17～M19；第十九MOSM19第一端作为该偏压产生电路40第一端P，第十九MOSM19第二端连击第十八MOSM18第一端，第十九MOSM19第三端作为该偏压产生电路40第二端Q，第十八MOSM18第二端、第十七MOSM17第二端和第十七MOSM17第三端相连作为该偏压产生电路40第四端S，第十八MOSM18第三端作为该偏压产生电路40第三端R，第十七MOSM17第一端作为该偏压产生电路40第五端T。13.如权利要求12所述的电流偏置电路，其特征在于：所述偏压产生电路40第二端Q镜像共源共栅电流偏置结构20第二端B电流，所述偏压产生电路40第三端R镜像共源共栅电流偏置结构20第三端C电流。14.如权利要求12所述的电流偏置电路，其特征在于：所述第十七MOSM17和第十九MOSM19尺寸相同，所述MOS尺寸是MOS的导电沟道宽与长的比。15.如权利要求11所述的电流偏置电路，其特征在于：所述第十七MOSM17是PMOS，第十八MOSM18和十九MOS是NMOS。16.如权利要求15所述的电流偏置电路，其特征在于：所述第十七MOS～第十九MOSM17～M19第一端是源极，所述第十七MOS～第十九MOSM17～M19第二端是漏极，所述第十七MOS～第十九MOSM17～M19第三端是栅极。17.如权利要求6所述的电流偏置电路，其特征在于：所述启动电路10包括第二十MOSM20、第二十一MOSM21和电阻Rp；所述电阻Rp第一端作为该启动电路10第一端G，所述电阻Rp第二端连接第二十MOSM20第二端和第二十一MOSM21第三端，第二十一MOSM21第二端作为该启动电路10第二端H，第二十MOSM20第三端作为该启动电路10第三端I，第二十MOSM20第一端和第二十一MOSM21第一端相连作为该启动电路10第四端J。18.如权利要求17所述的电流偏置电路，其特征在于：所述第二十MOSM20和第二十一MOSM21是PMOS。19.如权利要求18所述的电流偏置电路，其特征在于：所述第二十MOSM20和第二十一MOSM21第一端是源极，所述第二十MOSM20和第二十一MOSM21第二端是漏极，所述第二十MOSM20和第二十一MOSM21第三端是栅极。20.一种具有权利要求7-19任意一项所述电流偏置电路的SUB-BGR，其特征在于，包括：电流偏置电路IBIAS、正温度系统是电压产生器PTAT、第二十二MOSM22和第一三极管TR；所述电流偏置电路IBIAS和正温度系统是电压产生器PTAT连接在电源电压VDD和地GND之间，所述电流偏置电路IBIAS的基准电流端IREF连接正温度系统是电压产生器PTAT输入端VIN，所述第二十二MOSM22第一端连接电源电压VDD，所述第二十二MOSM22第二端连接第一三极管TR第一端和正温度系统是电压产生器PTAT输入端VIN，第一三极管TR第二端和第三端接地GND，所述第二十二MOSM22第三端连接电流偏置电路IBIAS的基准电流端IREF，所述正温度系统是电压产生器PTAT输出端VREF作为该SUB-BGR输出。21.如权利要求20所述的SUB-BGR，其特征在于：所述第二十二MOSM22是PMOS。22.如权利要求21所述的SUB-BGR，其特征在于：所述第二十二MOSM22第一端是源极，所述第二十二MOSM22第二端是漏极，所述第二十二MOSM22第三端是栅极。23.如权利要求20所述的SUB-BGR，其特征在于：所述第一三极管是PNP三极管。24.如权利要求23所述的SUB-BGR，其特征在于：所述第一三极管第一端是发射极，所述第一三极管第二端是集电极，所述第一三极管第一端是基极。25.如权利要求20所述的SUB-BGR，其特征在于：所述正温度系统是电压产生器PTAT包括第二十三MOS～第二十八MOSM23-M28和电流源CS；所述第二十三MOSM23第一端和第二十四MOSM24第一端经电流源CS接地GND，所述第二十三MOSM23第二端、第二十五MOSM25第二端、第二十五MOSM25第三端和第二十六MOSM26第三端相连，所述第二十三MOSM23第三端作为该SUB-BGR的输入端VIN，所述第二十四MOSM24第二端、第二十四MOSM24第三端和第二十六MOSM26第二端相连作为该SUB-BGR的输出端VOUT，所述第二十五MOSM25第一端、第二十七MOSM27第二端、第二十七MOSM27第三端和第二十八MOSM28第三端相连，所述第二十六MOSM26第一端和第二十八MOSM28第二端相连，所述第二十七MOSM27第一端和第二十八MOSM28第一端相连连接电源电压VDD。26.如权利要求25所述的SUB-BGR，其特征在于：所述第二十三MOSM23和第二十四MOSM24是NMOS，所述第二十五MOS～第二十八MOS是PMOS。27.如权利要求26所述的SUB-BGR，其特征在于：所述第二十三MOS～第二十八MOSM23-M28第一端是源极，所述第二十三MOS～第二十八MOSM23-M28第二端是漏极，所述第二十三MOS～第二十八MOSM23-M28第三端是栅极。

百度查询： 上海华力集成电路制造有限公司 共源共栅电流偏置结构及电流偏置电路和SUB-BGR