买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：上海芯问科技有限公司

摘要：本发明公开了一种电流模式逻辑CML电平转CMOS电平电路结构，包括：CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大；直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大；以及占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调。采用本发明的电路结构，能够高效解决高速集成电路芯片中实现CML电平到CMOS电平的转换的目的。

主权项：1.一种电流模式逻辑CML电平转CMOS电平电路结构，其特征在于，包括：CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大；直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大；以及，占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调；所述CML电平均衡放大电路A，具体电路包括：电阻R1、电阻R2、晶体管M1、晶体管M2、电流源Ki1和电流源Ki2以及电容C1；所述电阻R1和电阻R2均连接工作电压VDD；所述晶体管M1和晶体管M2的栅极G分别与VA和VB相连；所述晶体管M1的漏极D与电阻R1的另一端相连，所述晶体管M2的漏极D与电阻R2的另一端相连；所述晶体管M1的源极S和晶体管M2的源极S分别连接有电流源Ki1和电流源Ki2，所述电流源Ki1和电流源Ki2的另一端分别接地，所述晶体管M1和晶体管M2的源极S之间通过电容C1相连。

全文数据：一种CML电平转CMOS电平的电路结构技术领域[0001]本发明涉及电路及信号处理技术，尤其涉及一种电流模式逻辑CML电平转CMOS电平的电路结构。背景技术[0002]在数字电路芯片中，信号普遍的传输过程都是CMOS电平，所谓CMOS电平，就是指“1”逻辑电平电压接近于电源电压，“〇”逻辑电平接近于0V。而且具有很宽的噪声容限。这种CMOS电平是数字电路里面最为通用的电平标准，如图la和图lb所示。[0003]而随着高速集成电路芯片技术的发展，在高速的时钟树电路以及在高速接口电路中，传统CMOS电平标准的电路形式越来越无法满足高速信号传输的特性，因此出现了一种新的信号电平传输方式，即电流模式逻辑CurrentModelLogic，CML传输形式，这种CML电平的输入和输出均是已匹配好的，由于减少了外围器件，其更适合于在更高频段工作。CML电平的特点如图2所示，通常是由差分信号组成，通过两个差分输入信号转换成两个差分输出信号，这种差分信号的特点是信号成对出现，由“正”和“反”的差分信号对出现，这种信号首先是信号摆幅比较小，通常最低可以达到几十毫伏，远远小于CMOS的电源电压摆动幅度，因此CML电平又可以称作差分小信号摆幅，而CMOS电平可以称作单端大信号摆幅。发明内容[0004]有鉴于此，本发明的主要目的在于提供一种电流模式逻辑CML电平转CMOS电平电路结构，以解决高速集成电路芯片中实现CML电平到CMOS电平的转换。[0005]为达到上述目的，本发明的技术方案是这样实现的：[0006]一种电流模式逻辑CML电平转CMOS电平电路结构，包括：[0007]CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大；[0008]直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大;以及，[0009]占空比矫正电路c，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调。[0010]其中：所述CML电平均衡放大电路A，具体电路包括：电阻R1、电阻R2、晶体管Ml、晶体管M2、电流源Kil和电流源Ki2以及电容C1;所述电阻R1和电阻R2均连接工作电压VDD;所述晶体管Ml和晶体管M2的栅极G分别与VA和VB相连;所述晶体管Ml的漏极D与电阻R1的另一端相连，所述晶体管似的漏极D与电阻R2的另一端相连;所述晶体管Ml的源极S和晶体管M2的源极S分别连接有电流源Kil和电流源Ki2。所述电流源Kil和电流源Ki2的另一端分别接地。所述晶体管組和晶体管吧的源极S之间通过电容C1相连。[0011]所述直流去耦合放大电路B，具体电路包括:与晶体管Ml的漏极D依次串联的电容C3、反相器N2;和与晶体管M2的漏极D依次串联的电容C2、反相器N1;以及所述反相器N2和反相器N1两％分别并联有电阻R4和电阻R3。[0012]所述占空比矫正电路c，具体电路包括：与所述反相器N2的输出端相连的反相器N6;和与所述反相器N1的输出端相连的反相器N5;以及并联在反相器N5和反相器N6的输入端之前的反相器N3和反相器N4;所述并联设置的反相器N3和反相器N4为反向设置。[0013]所述占空比矫正电路C的反相器N5和反相器N6的输出端分别作为CML电平转CMOS电平的电路的信号输出端。[0014]本发明的电流模式逻辑CML电平转CMOS电平电路结构，具有如下有益效果：[0015]本发明的电路结构，通过采用CML电平均衡放大电路A、直流去耦合放大电路B和占空比矫正电路C，解决了传统的高速CML电平在进行CMOS电平转换的过程中会遇到的占空比失调问题。通过采用占空比矫正电路C，能够有效避免占空比失调，使得CMOS电平具有很好的占空比特性。尤其是，采用该占空比矫正电路C还可以输出两路反相相位的信号，可以根据需求使用，既可以只使用单相位，也可以使用差分相位的CMOS信号，以适应不同电路的需求。附图说明[0016]图la和图lb为现有CMOS电平电路结构示意图；[0017]图2为现有电流模式逻辑CML电路结构示意图；[0018]图3为本发明实施例CML电平转CMOS电平的电路结构示意图。具体实施方式[0019]下面结合附图及本发明的实施例对本发明作进一步详细的说明。[0020]图3为本发明实施例CML电平转CMOS电平的电路结构示意图。[0021]如图3所示，该CML电平转CMOS电平的电路，主要包括:CML电平均衡放大电路A、直流去耦合放大电路B和占空比矫正电路C。其中：[0022]CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大。[0023]在本实施例中，所述CML电平均衡放大电路A，主要包括：电阻R1、电阻R2、晶体管Ml、晶体管M2、电流源Kil和电流源Ki2以及电容C1。[0024]其具体电路结构为:所述电阻R1和电阻R2均连接工作电压vDD。所述晶体管Ml和晶体管M2的栅极G分别与Va和VB相连;所述晶体管Ml的漏极D与电阻R1的另一端相连，所述晶体管M2的漏极D与电阻R2的另一端相连;所述晶体管Ml的源极S和晶体管M2的源极S分别连接有电流源Kil和电流源Ki2。所述电流源Kil和电流源Ki2的另一端分别接地。所述晶体管Ml和晶体管M2的源极S之间通过电容Cl相连。[0025]直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大。[0026]在本实施例中，所述直流去耦合放大电路B，其具体电路结构为：与晶体管Ml的漏极D依次串联的电容C3、反相器N2;和与晶体管M2的漏极D依次串联的电容C2、反相器N1;所述反相器N2和反相器N1两端分别并联有电阻R4和电阻R3。[0027]占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调。具体矫正过程是:传统的高速CML电平在进行CMOS电平转换的过程中，通常会遇到占空比失调问题，本发明实施例采用该占空比矫正电路C可以有效避免占空比失调，使得CMOS电平具有很好的占空比特性。此外，该占空比矫正电路C还可以输出两路反相相位的信号，可以根据需求使用，既可以只使用单相位，也可以使用差分相位的CMOS信号。所述两路反相相位的信号，例如〇°和180°，90°和270°两组不同相位的信号。[0028]在本实施例中，所述占空比矫正电路C，其具体电路结构为：与所述反相器N2的输出端相连的反相器N6;和与所述反相器N1的输出端相连的反相器N5;以及并联在反相器N5和反相器N6的输入端之前的反相器N3和反相器N4。所述并联设置的反相器N3和反相器N4为反向设置。所述反相器N5和反相器N6的输出端分别作为所述CML电平转CMOS电平的电路的信号输出端。[0029]以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

权利要求：1.一种电流模式逻辑CML电平转CMOS电平电路结构，其特征在于，包括：CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大；直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大；以及，占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调。2.根据权利要求1所述的CML电平转CMOS电平电路结构，其特征在于，所述CML电平均衡放大电路A，具体电路包括：电阻R1、电阻R2、晶体管Ml、晶体管M2、电流源Kil和电流源Ki2以及电容C1;所述电阻R1和电阻R2均连接工作电压VDD;所述晶体管Ml和晶体管M2的栅极G分别与Va和VB相连;所述晶体管Ml的漏极D与电阻R1的另一端相连，所述晶体管M2的漏极D与电阻R2的另一端相连;所述晶体管Ml的源极S和晶体管M2的源极S分别连接有电流源Kil和电流源Ki2。所述电流源Kil和电流源Ki2的另一端分别接地^所述晶体管Ml和晶体管M2的源极S之间通过电容C1相连。3.根据权利要求2所述的CML电平转CMOS电平电路结构，其特征在于，直流去耦合放大电路B，具体电路包括：与晶体管Ml的漏极D依次串联的电容C3、反相器N2;和与晶体管M2的漏极D依次串联的电容C2、反相器N1;以及所述反相器N2和反相器N1两端分别并联有电阻R4和电阻R3。4.根据权利要求3所述的CML电平转CMOS电平电路结构，其特征在于，占空比矫正电路C，具体电路包括:与所述反相器N2的输出端相连的反相器N6;和与所述反相器N1的输出端相连的反相器N5;以及并联在反相器N5和反相器N6的输入端之前的反相器N3和反相器N4;所述并联设置的反相器N3和反相器N4为反向设置。5.根据权利要求4所述的CML电平转CMOS电平电路结构，其特征在于，所述占空比矫正电路C的反相器N5和反相器N6的输出端分别作为CML电平转CMOS电平的电路的信号输出端。

百度查询： 上海芯问科技有限公司 一种CML电平转CMOS电平的电路结构