买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
申请/专利权人:派赛公司
摘要:描述了用于在存在相邻FET开关堆叠时制造FET开关堆叠的设备和方法。FET开关堆叠被设计或制造成使得至少其顶部FET具有比其底部FET的宽度小的宽度。描述了其他电压处理配置和宽度的分布。
主权项:1.一种集成电路IC,包括第一堆叠,其包括从所述第一堆叠的底部FET至所述第一堆叠的顶部FET的堆叠式FET;以及第二堆叠,其包括从所述第二开关堆叠的底部FET至所述第二堆叠的顶部FET的堆叠式FET,所述第二堆叠与所述第一堆叠相邻,其中,所述第一堆叠或所述第二堆叠的每个FET具有在所述第一堆叠或所述第二堆叠的顶部至底部或底部至顶部方向上延伸的FET宽度,并且所述第一堆叠的顶部FET的FET宽度小于所述第一堆叠的底部FET的FET宽度。
全文数据:
权利要求:
百度查询: 派赛公司 RF相邻堆叠的可变宽度
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。